fpga-pwm 文章進(jìn)入fpga-pwm技術(shù)社區(qū)

開(kāi)關(guān)電源工作原理解析

　　開(kāi)關(guān)電源，通過(guò)控制電路使得電子開(kāi)關(guān)器件不停地導(dǎo)通、關(guān)斷，電子開(kāi)關(guān)器件對(duì)輸入電壓進(jìn)行脈沖調(diào)制，從而使得輸出電壓可調(diào)，并自動(dòng)穩(wěn)壓。那么開(kāi)關(guān)電源工作原理是什么呢? 　　一、開(kāi)關(guān)電源工作原理- -簡(jiǎn)介　　開(kāi)關(guān)電源主要是利用現(xiàn)代電力電子技術(shù)，通過(guò)控制電子開(kāi)關(guān)器件的導(dǎo)通和關(guān)斷的時(shí)間比率，來(lái)維持輸出電壓的穩(wěn)定。一般由PWM(脈沖寬度調(diào)制)控制IC和MOSFET構(gòu)成，具有體積小、重量輕，功率小、效率高的特點(diǎn)。目前已廣泛應(yīng)用于軍工設(shè)備、工業(yè)自動(dòng)化控制、醫(yī)療設(shè)備、數(shù)碼產(chǎn)品等各個(gè)領(lǐng)域。　　二、開(kāi)關(guān)電源工作原理-
關(guān)鍵字：開(kāi)關(guān)電源 PWM

國(guó)產(chǎn)FPGA夾縫中求生存，何時(shí)才能逆勢(shì)崛起

相對(duì)于廣為人知的CPU，F(xiàn)PGA可謂默默無(wú)聞，雖然“曝光率”遠(yuǎn)遠(yuǎn)不如CPU和GPU，但其重要性卻不遑多讓目前，而國(guó)產(chǎn)FPGA也鮮有所見(jiàn)，由于技術(shù)門(mén)檻高，且需要與工藝技術(shù)緊密相連，都使得國(guó)產(chǎn)FPGA面臨挑戰(zhàn)，那么國(guó)產(chǎn)FPGA芯片的整體情況和水平到底如何？何時(shí)才能逆勢(shì)崛起，強(qiáng)我中國(guó)芯。
關(guān)鍵字：芯片 FPGA

基于SoC+FPGA平臺(tái)快速動(dòng)態(tài)加載驅(qū)動(dòng)開(kāi)發(fā)及實(shí)現(xiàn)

以TI公司的OMAP-L138型號(hào)雙核處理器單片系統(tǒng)(SoC)與ALTERA公司 EP3C80F484型號(hào)FPGA為核心的嵌入式硬件平臺(tái)，介紹了SoC與FPGA通過(guò)高速SPI接口實(shí)現(xiàn)固件動(dòng)態(tài)加載的方法，以及基于Linux的SoC對(duì)FPGA快速動(dòng)態(tài)加載驅(qū)動(dòng)程序開(kāi)發(fā)的原理及步驟。實(shí)際測(cè)試基于高速SPI接口的FPGA固件動(dòng)態(tài)加載功能快速穩(wěn)定，對(duì)同類(lèi)型嵌入式平臺(tái)的FPGA固件動(dòng)態(tài)加載驅(qū)動(dòng)開(kāi)發(fā)具有借鑒意義。
關(guān)鍵字： SoC FPGA 動(dòng)態(tài)加載 SPI 201606

工業(yè)4.0領(lǐng)域中的PLC體系結(jié)構(gòu)：挑戰(zhàn)、趨勢(shì)和解決方案

工業(yè)物聯(lián)網(wǎng)(IIoT)預(yù)計(jì)未來(lái)的PLC體系結(jié)構(gòu)能夠?qū)崿F(xiàn)可擴(kuò)展的解決方案，安全、高性能、低功耗和小引腳布局已經(jīng)為工業(yè)4.0做好了準(zhǔn)備——為企業(yè)IT系統(tǒng)內(nèi)置了安全通信功能，促進(jìn)了IT制造業(yè)的發(fā)展。
關(guān)鍵字： PLC IIoT FPGA 工業(yè)4.0 201606

FMC+ 標(biāo)準(zhǔn)將嵌入式設(shè)計(jì)推到全新的高度

　　更新后的 FPGA 夾層卡規(guī)范提供無(wú)與倫比的高 I/O 密度、向后兼容性?！　∽鳛槭褂?nbsp;FPGA 和高速 I/O 的嵌入式計(jì)算設(shè)計(jì)的重要發(fā)展，名為 FMC+ 的最新夾層卡標(biāo)準(zhǔn)將把卡中的千兆位收發(fā)器(GT)的總數(shù)量從 10 個(gè)擴(kuò)展到 32 個(gè)，最大數(shù)據(jù)速率從 10Gbps 提升到 28Gbps，同時(shí)保持與當(dāng)前 FMC
關(guān)鍵字： FPGA FMC

如何使用FPGA加速機(jī)器學(xué)習(xí)算法？

　　當(dāng)前，AI因?yàn)槠銫NN(卷積神經(jīng)網(wǎng)絡(luò))算法出色的表現(xiàn)在圖像識(shí)別領(lǐng)域占有舉足輕重的地位?；镜腃NN算法需要大量的計(jì)算和數(shù)據(jù)重用，非常適合使用FPGA來(lái)實(shí)現(xiàn)。上個(gè)月，Ralph Wittig(Xilinx CTO Office的卓越工程師) 在2016年OpenPower峰會(huì)上發(fā)表了約20分鐘時(shí)長(zhǎng)的演講并討論了包括清華大學(xué)在內(nèi)的中國(guó)各大學(xué)研究CNN的一些成果?！　≡谶@項(xiàng)研究中出現(xiàn)了一些和CNN算法實(shí)現(xiàn)能耗相關(guān)的幾個(gè)有趣的結(jié)論：　?、傧薅ㄊ褂闷螹emory;　　②
關(guān)鍵字： FPGA CNN

如何擴(kuò)展 FPGA 的工作溫度

　　任何電子器件的使用壽命均取決于其工作溫度。在較高溫度下器件會(huì)加快老化，使用壽命會(huì)縮短。但某些應(yīng)用要求電子產(chǎn)品工作在器件最大額定工作結(jié)溫下。以石油天然氣產(chǎn)業(yè)為例來(lái)說(shuō)明這個(gè)問(wèn)題以及解決方案?！　∫晃豢蛻?hù)請(qǐng)求我們 Aphesa 的團(tuán)隊(duì)設(shè)計(jì)一款能夠在油井中工作的高溫?cái)z像頭(如圖 1 所示)。該器件要求使用相當(dāng)大的FPGA 而且溫度要求至少高達(dá) 125℃——即系統(tǒng)的工作溫度。作為一家開(kāi)發(fā)定制攝像頭和包括 FPGA 代碼及嵌入式軟件在
關(guān)鍵字： FPGA HDR

什么是異構(gòu)多處理系統(tǒng)，為什么需要異構(gòu)多處理系統(tǒng)？

　　早期嵌入式處理系統(tǒng)通常由一個(gè)微控制器和一系列外設(shè)構(gòu)成。這些系統(tǒng)通常用來(lái)完成獲取少量數(shù)據(jù)、處理數(shù)據(jù)、做出決策、基于決策結(jié)果輸出信息等工作。在某些情況下會(huì)實(shí)現(xiàn)簡(jiǎn)單的人機(jī)交互接口如讀取鍵盤(pán)并顯示結(jié)果。處理需求、同時(shí)產(chǎn)生需求，以現(xiàn)在的標(biāo)準(zhǔn)來(lái)看似乎微不足道。現(xiàn)代嵌入式系統(tǒng)通常需要處理和分析十億字節(jié)級(jí)的海量數(shù)據(jù)，而且常常在確定性和低延時(shí)運(yùn)算上還有一些額外要求。許多應(yīng)用還要求系統(tǒng)在滿(mǎn)足相關(guān)行業(yè)標(biāo)準(zhǔn)的同時(shí)可靠符合可靠性和安全性要求?！　∧壳?，似乎還不可能在單一處理器上同時(shí)滿(mǎn)足處理高帶寬數(shù)據(jù)、執(zhí)行系統(tǒng)應(yīng)用程序、響應(yīng)實(shí)時(shí)
關(guān)鍵字： ARM FPGA

決定90%軍用電子設(shè)備命運(yùn)的芯片中國(guó)何時(shí)才能完全自主？

FPGA雖然“曝光率”遠(yuǎn)遠(yuǎn)不如CPU和GPU，但其重要性卻不遑多讓——無(wú)論是在軍事領(lǐng)域，還是民用領(lǐng)域都頗具意義，國(guó)產(chǎn)FPGA在中國(guó)市場(chǎng)的占有率僅為2%，即便是很多軍用的高端FPGA，也基本依賴(lài)于進(jìn)口，這究竟是怎么回事呢?
關(guān)鍵字：芯片 FPGA

三大電機(jī)控制方案之FPGA篇：Actel Fusion

　　當(dāng)前電機(jī)控制的發(fā)展越來(lái)越趨于多樣化、復(fù)雜化，現(xiàn)場(chǎng)也提出越來(lái)越苛刻的性能要求。因此客戶(hù)有可能考慮自己開(kāi)發(fā)專(zhuān)用的控制芯片，F(xiàn)PGA的可編程性正是可以滿(mǎn)足這種需求。上期講解了三大電機(jī)控制方案之MCU篇，這期來(lái)看看FPGA。　　對(duì)于電機(jī)控制提出的不同要求，F(xiàn)PGA芯片固有的可編程性和并行處理的特點(diǎn)十分適合于中高端的電機(jī)控制應(yīng)用。由于它以純硬件的方式進(jìn)行并行處理，而且不占用CPU的資源，所以可以使系統(tǒng)達(dá)到很高的性能。　　在電機(jī)控制的市場(chǎng)上，眾多專(zhuān)注于FPGA技術(shù)的廠商接連推出了各具特色的解決方案，本系列
關(guān)鍵字： FPGA Actel

集技術(shù)優(yōu)勢(shì)之大成 Lattice啟動(dòng)影像設(shè)計(jì)新想像

　　自從Lattice(萊迪思半導(dǎo)體)并購(gòu)了Silicon Blue后，在當(dāng)時(shí)就為FPGA產(chǎn)業(yè)投下一顆震撼彈，后來(lái)又在2015年，并購(gòu)Silicon Image來(lái)強(qiáng)化影像處理方面的產(chǎn)品陣容。在歷經(jīng)了約莫一年左右的時(shí)間，Lattice趁勝追擊推出了全新產(chǎn)品線：CrossLink，它被Lattice定義成可編程的ASSP，簡(jiǎn)稱(chēng)為pASSP。　　Lattice亞太區(qū)資深事業(yè)發(fā)展經(jīng)理陳英仁表示，之所以會(huì)推出這樣的產(chǎn)品，原因主要有兩個(gè)，一是影音訊號(hào)輸入與輸入不相容的問(wèn)題，其次則是輸入與輸出的通道無(wú)法匹配。舉例來(lái)
關(guān)鍵字： Lattice FPGA

【E電路】pwm脈沖寬度調(diào)制led驅(qū)動(dòng)控制電路圖

　　本文主要對(duì)pwm脈沖寬度調(diào)制led驅(qū)動(dòng)控制電路圖進(jìn)行了分析說(shuō)明?！　?、開(kāi)機(jī)輸入浪涌電流限制電阻;　　2、為一款逐流無(wú)源功率因數(shù)校正(PPFC)電路，通過(guò)擴(kuò)展交流輸入市電整流二極管的導(dǎo)通角來(lái)改善電路的功率因數(shù)，較有源功率因數(shù)校正電路(APFC)具有造價(jià)低的優(yōu)點(diǎn);　　3、濾波電容，當(dāng)整流交流輸入接近零交越時(shí)，存儲(chǔ)電容C3存儲(chǔ)的能量為IC供電，該IC為一款高壓供電IC;　　4、振蕩控制。連接這支引腳與地的電阻將設(shè)定PWM頻率。IC可以通過(guò)將ROSC引腳連接到外部MOSFET柵極與外部振蕩電阻之間，切換至恒
關(guān)鍵字： pwm led

萊迪思半導(dǎo)體針對(duì)工業(yè)市場(chǎng)提供增強(qiáng)的視頻橋接解決方案

　　萊迪思半導(dǎo)體公司，客制化智能互連解決方案市場(chǎng)的領(lǐng)先供應(yīng)商，今日宣布針對(duì)工業(yè)市場(chǎng)推出19款HDMI?產(chǎn)品。HDMI發(fā)送器、接收器、端口處理器和視頻處理器套件保證了無(wú)縫的“即插即用”連接，超越了傳統(tǒng)消費(fèi)電子和移動(dòng)應(yīng)用。　　視頻應(yīng)用在整個(gè)工業(yè)產(chǎn)品市場(chǎng)普遍存在，在今天的智能自動(dòng)化系統(tǒng)中扮演著重要的角色。萊迪思提供了一系列可編程器件，滿(mǎn)足工業(yè)環(huán)境和長(zhǎng)時(shí)間工作的要求，同時(shí)保持連續(xù)工作和無(wú)與倫比的可靠性。隨著HDMI產(chǎn)品的加入，萊迪思可以幫助制造商解決關(guān)鍵橋接問(wèn)題或?qū)崿F(xiàn)視頻處理功能，增強(qiáng)了人機(jī)界面、安全監(jiān)控以及數(shù)字
關(guān)鍵字：萊迪思 FPGA

Altera發(fā)布Quartus Prime Pro設(shè)計(jì)軟件，加速大容量FPGA設(shè)計(jì)

　　Altera，現(xiàn)在已屬英特爾公司，今天發(fā)布新的產(chǎn)品版Quartus? Prime Pro設(shè)計(jì)軟件，進(jìn)一步提高了FPGA設(shè)計(jì)性能和設(shè)計(jì)團(tuán)隊(duì)的效率。Quartus Prime Pro軟件設(shè)計(jì)用于支持英特爾下一代高度集成的大容量FPGA，這將推動(dòng)云計(jì)算、數(shù)據(jù)中心、物聯(lián)網(wǎng)及其連網(wǎng)等領(lǐng)域的創(chuàng)新。內(nèi)置在最新版軟件中的功能前所未有的縮短了編譯時(shí)間，提供通用設(shè)計(jì)輸入方法，簡(jiǎn)化了知識(shí)產(chǎn)權(quán)(IP)的集成，從而加速了大規(guī)模FPGA設(shè)計(jì)流程。　　英特爾的FPGA軟件和IP市場(chǎng)營(yíng)銷(xiāo)總監(jiān)B
關(guān)鍵字： Altera FPGA

【E課題】FPGA/CPLD數(shù)字電路原理介紹

　　當(dāng)產(chǎn)生門(mén)控時(shí)鐘的組合邏輯超過(guò)一級(jí)時(shí)，證設(shè)計(jì)項(xiàng)目的可靠性變得很困難。即使樣機(jī)或仿真結(jié)果沒(méi)有顯示出靜態(tài)險(xiǎn)象，但實(shí)際上仍然可能存在著危險(xiǎn)。通常，我們不應(yīng)該用多級(jí)組合邏輯去鐘控PLD設(shè)計(jì)中的觸發(fā)器。　　圖1給出一個(gè)含有險(xiǎn)象的多級(jí)時(shí)鐘的例子。時(shí)鐘是由SEL引腳控制的多路選擇器輸出的。多路選擇器的輸入是時(shí)鐘(CLK)和該時(shí)鐘的2分頻 (DIV2)。由圖1的定時(shí)波形圖看出，在兩個(gè)時(shí)鐘均為邏輯1的情況下，當(dāng)SEL線的狀態(tài)改變時(shí)，存在靜態(tài)險(xiǎn)象。險(xiǎn)象的程度取決于工作的條件。多級(jí)邏輯的險(xiǎn)象是可以去除的
關(guān)鍵字： FPGA CPLD