fpga-pwm 文章進(jìn)入fpga-pwm技術(shù)社區(qū)

萊迪思FPGA助力奧視威電子最新的演播室監(jiān)視器設(shè)計(jì)

萊迪思半導(dǎo)體公司，低功耗可編程器件的領(lǐng)先供應(yīng)商，今日宣布奧視威電子科技股份有限公司（SWIT）選擇萊迪思FPGA為其最新的演播室監(jiān)視器提供互連、視頻和成像功能。SWIT演播室監(jiān)視器集成了萊迪思FPGA的低功耗、高性能和靈活的視頻互連功能，擁有超高亮HDR、陽光直射可監(jiān)看、快速放大和平移、直方圖以及豐富的接口等特性，為演播監(jiān)控提供獨(dú)特優(yōu)勢。SWIT副總裁喻金華先生表示：“為我們的每款產(chǎn)品選擇最佳的元件對(duì)于保持我們的行業(yè)領(lǐng)先地位以及確保我們的客戶開發(fā)他們所需的功能集至關(guān)重要。我們很高興能與萊迪思合作，將他們的
關(guān)鍵字：萊迪思 FPGA 奧視威演播室監(jiān)視器

雙 μC 的 PWM 頻率和分辨率

有兩種方法可以降低 PWM DAC 的紋波。可以降低低通濾波器的截止頻率，或者提高PWM信號(hào)的頻率。不可避免地，較低的截止頻率轉(zhuǎn)化為較慢的上升時(shí)間，而更快的 PWM 頻率轉(zhuǎn)化為較低的分辨率（通過在給定時(shí)鐘頻率下減小計(jì)數(shù)器大小來實(shí)現(xiàn)）。該方法是過濾 PWM 信號(hào)的 HF 分量，只留下與占空比成正比的 LF 或 DC 分量。然而，低通濾波器并不能完全濾除PWM頻率，因此LF/DC信號(hào)一般會(huì)有一些紋波。有兩種方法可以降低 PWM DAC 的紋波。可以降低低通濾波器的截止頻率，或者提高PWM信號(hào)的頻率。不可避免地
關(guān)鍵字： PWM

基于Zynq 7000系列單板的FPGA米爾農(nóng)業(yè)生產(chǎn)識(shí)別系統(tǒng)

隨著農(nóng)業(yè)生產(chǎn)模式和視覺技術(shù)的發(fā)展，農(nóng)業(yè)采摘機(jī)器人的應(yīng)用已逐漸成為了智慧農(nóng)業(yè)的新趨勢，通過機(jī)器視覺技術(shù)對(duì)農(nóng)作物進(jìn)行自動(dòng)檢測和識(shí)別已成為采摘機(jī)器人設(shè)計(jì)的關(guān)鍵技術(shù)之一，這決定了機(jī)器人的采摘效果和農(nóng)場的經(jīng)濟(jì)效率。目前市面上最常見的是基于單片機(jī)開發(fā)的自動(dòng)采摘機(jī)器人，但是隨著人工智能的快速發(fā)展，通過建立神經(jīng)網(wǎng)絡(luò)基于大量圖像數(shù)據(jù)訓(xùn)練的識(shí)別方法成為新一代智慧農(nóng)業(yè)發(fā)展必不可缺的硬性條件。智慧農(nóng)業(yè)作為農(nóng)業(yè)生產(chǎn)機(jī)器人升級(jí)芯片的選擇，F(xiàn)PGA實(shí)時(shí)高速采集功能，搭配ARM端高性能處理系統(tǒng)搭建機(jī)器人自動(dòng)識(shí)別采摘系統(tǒng)不為是最優(yōu)的選擇。
關(guān)鍵字： FPGA 農(nóng)業(yè)生產(chǎn)識(shí)別 Zynq 7000 7Z010 7Z020

捷聯(lián)慣性導(dǎo)航計(jì)算機(jī)系統(tǒng)架構(gòu)發(fā)展綜述

為了滿足捷聯(lián)導(dǎo)航計(jì)算機(jī)高精度、低成本、低功耗和小型化的要求，本文針對(duì)捷聯(lián)導(dǎo)航計(jì)算機(jī)進(jìn)行研究。首先介紹慣性導(dǎo)航的基本概念，引出捷聯(lián)慣性導(dǎo)航計(jì)算機(jī)這一概念。然后簡單分析了導(dǎo)航計(jì)算機(jī)的基本工作任務(wù)。再從硬件架構(gòu)上分類列舉了五類不同的硬件實(shí)現(xiàn)方式，并分析它們的優(yōu)勢和不足。最后對(duì)未來捷聯(lián)導(dǎo)航計(jì)算機(jī)的發(fā)展進(jìn)行了進(jìn)一步展望。
關(guān)鍵字： 202302 捷聯(lián)慣性導(dǎo)航導(dǎo)航計(jì)算機(jī) DSP FPGA

釋放下一代車輛的無限潛力

車輛自動(dòng)化趨勢是汽車行業(yè)的一個(gè)熱門話題，盡管新冠疫情期間行業(yè)面臨諸多挑戰(zhàn)，但近年來自動(dòng)駕駛功能背后的顛覆性技術(shù)已經(jīng)取得巨大進(jìn)步。今年早些時(shí)候，麥肯錫公司發(fā)布的一份報(bào)告表明先進(jìn)的汽車自動(dòng)駕駛功能不僅為消費(fèi)者或制造商帶來巨大的增長潛力，還有望革新交通運(yùn)輸行業(yè)乃至整個(gè)社會(huì)。這一趨勢在2023年國際汽車展上尤為明顯，萊迪思在展會(huì)上與其他行業(yè)領(lǐng)導(dǎo)者一起探索了汽車行業(yè)的最新創(chuàng)新成果，包括萊迪思技術(shù)如何幫助我們的客戶進(jìn)行創(chuàng)新并加快其設(shè)計(jì)開發(fā)。萊迪思展臺(tái)展示了各類汽車級(jí)解決方案的最新演示，可用于打造基于萊迪思低功耗FPG
關(guān)鍵字：萊迪思 Avant-E FPGA

通過模擬減法消除 PWM DAC 紋波(2)

該電路的基本工作原理是PWM 紋波信號(hào)電流與 PWM 信號(hào)電流的 AC 耦合（通過 C2）逆向無源求和（通過 R1 和 R2），然后在 DAC 輸出電容器 C1 中對(duì)求和進(jìn)行積分。由此產(chǎn)生的紋波分量的部分抵消允許足夠的紋波衰減，同時(shí)使用比單級(jí) RC 濾波器所需的濾波器時(shí)間常數(shù)短得多的時(shí)間常數(shù)。更快的響應(yīng)和更短的穩(wěn)定時(shí)間是回報(bào)。用于過濾和衰減 PWM DAC 輸出紋波，十多年來我發(fā)現(xiàn)它非常有用。它通過 PWM 信號(hào)與其交流耦合逆信號(hào)的無源求和來工作，目的是在不影響直流分量的情況下衰減不需要的交流紋波信號(hào)分量
關(guān)鍵字： PWM

紫光國微：FPGA 產(chǎn)品目前在公司收入中占比約為 20%

IT之家 2 月 16 日消息，紫光國微今日在投資者互動(dòng)平臺(tái)表示，公司 FPGA（可編程門陣列）產(chǎn)品主要用于特種領(lǐng)域的系統(tǒng)控制、通訊等應(yīng)用場景，目前在公司收入中占比約為 20% 左右。紫光國微指出，公司的 FPGA 產(chǎn)品可以用于人工智能領(lǐng)域，目前沒有涉及 ChatGPT、AIGC 的業(yè)務(wù)。據(jù)介紹，紫光國微主要從事智能安全芯片、特種集成電路兩大主業(yè)，同時(shí)布局半導(dǎo)體功率器件和石英晶體頻率器件領(lǐng)域，為移動(dòng)通信、金融、政務(wù)、汽車、工業(yè)、物聯(lián)網(wǎng)等多個(gè)行業(yè)提供芯片、系統(tǒng)解決方案和終端產(chǎn)品。IT之家了解到，紫
關(guān)鍵字： FPGA 紫光國微

面向低功耗工業(yè)4.0應(yīng)用的可編程安全功能

安全性是醫(yī)療、工業(yè)、汽車和通信領(lǐng)域的一個(gè)重大問題。許多行業(yè)都在采用基于互聯(lián)智能機(jī)器和系統(tǒng)的智能聯(lián)網(wǎng)機(jī)器及工藝，從而優(yōu)化工藝和流程。這些系統(tǒng)容易受到惡意攻擊、未知軟件錯(cuò)誤的影響，而遠(yuǎn)程控制甚至可能導(dǎo)致物理安全問題，因此必須防止未經(jīng)授權(quán)的訪問或非法控制。工業(yè)發(fā)展的最新篇章，也就是常說的第四次工業(yè)革命（又稱工業(yè)4.0），開創(chuàng)了創(chuàng)新和發(fā)展的新紀(jì)元，但本身也存在一系列危險(xiǎn)和挑戰(zhàn)。工業(yè)4.0定義了系統(tǒng)、網(wǎng)絡(luò)、機(jī)器和人類之間的通信和互聯(lián)互通，其中包含物聯(lián)網(wǎng)（IoT），這將復(fù)雜性推向了新的高度。雖然互聯(lián)互通具有提高效率、
關(guān)鍵字：工業(yè)4.0 可編程安全功能 FPGA

PolarFireR FPGA Splash套件的JESD204B串行接口標(biāo)準(zhǔn)

Microchip的PolarFireR FPGA產(chǎn)品業(yè)界認(rèn)證具有出色可靠的低功率、高安全性組件，一直被廣泛應(yīng)用于有線和無線通信、國防、航空、工業(yè)嵌入式、人工智能、圖像處理等不同范疇。本文將介紹如何在PolarFire Splash套件上實(shí)現(xiàn)JESD204B獨(dú)立設(shè)計(jì)，并搭配GUI演示應(yīng)用的電路板。此設(shè)計(jì)是使用PolarFire高速構(gòu)建的參考設(shè)計(jì)收發(fā)器模塊，以及CoreJESD204BTX和CoreJESD204BRX IP內(nèi)核。它在運(yùn)行時(shí)透過收發(fā)器將CoreJESD204BTX數(shù)據(jù)發(fā)送到CoreJESD2
關(guān)鍵字： PolarFire FPGA Splash套件 JESD204B 串行接口

FPGA如何讓工業(yè)4.0大放異彩

技術(shù)領(lǐng)域最熱門的話題之一就是工業(yè)4.0，它本質(zhì)上是指將數(shù)字化、自動(dòng)化和互連計(jì)算智能融入制造業(yè)。這背后的思路就是將云計(jì)算、物聯(lián)網(wǎng)（IoT）和人工智能（AI）的價(jià)值與功能相融合，從而在制造也和其他工業(yè)環(huán)境中實(shí)現(xiàn)更智能、更可靠、更高效的運(yùn)營。工業(yè)4.0愿景的一個(gè)重要部分是創(chuàng)造智能互聯(lián)機(jī)器。幾十年來，在這類的環(huán)境中使用的大部分設(shè)備與外界交互的方式非常有限。物理旋鈕、儀表和其他簡單的視覺機(jī)制通常是了解設(shè)備當(dāng)前狀態(tài)的唯一手段。隨著時(shí)間的推移，各個(gè)行業(yè)開發(fā)了一些簡單的連接和監(jiān)控形式，包括PLC（可編程邏輯控制器）和SC
關(guān)鍵字： FPGA 工業(yè)4.0

萊迪思FPGA助力屢獲殊榮的超級(jí)高鐵及電機(jī)設(shè)計(jì)

作為低功耗可編程器件的領(lǐng)先供應(yīng)商，可持續(xù)發(fā)展始終是萊迪思產(chǎn)品創(chuàng)新的一個(gè)核心指導(dǎo)原則。在過去幾年里，萊迪思與Swissloop合作，一如既往地支持他們的超級(jí)高鐵研究項(xiàng)目。對(duì)于該學(xué)生組織而言，過去的一年又是成果豐碩的一年。本文將介紹該團(tuán)隊(duì)2022年的一些項(xiàng)目進(jìn)展及Swissloop領(lǐng)導(dǎo)人Roger Barton和Hanno Hiss開展的卓有成效的工作。Swissloop團(tuán)體照片Swissloop是一個(gè)由蘇黎世聯(lián)邦理工學(xué)院（ETH Zurich）贊助的學(xué)生組織，主要從事超級(jí)高鐵技術(shù)及其現(xiàn)實(shí)應(yīng)用方面的研究。他們
關(guān)鍵字：萊迪思 FPGA

打開通往30億美元增量市場的新大門

全新低功耗中端Avant FPGA平臺(tái)的面世，不但意味著萊迪思邁入了中端FPGA供應(yīng)商的行列，還打開了一扇通往30億美元增量市場的新大門。與此前的產(chǎn)品相比，主要面向通信、計(jì)算、工業(yè)和汽車等領(lǐng)域的Avant平臺(tái)在性能和硬件資源方面得到了進(jìn)一步的強(qiáng)化，例如邏輯單元容量達(dá)到了500K，相比以往100K-150K的配置，提升了5倍；帶寬提升了10倍，計(jì)算性能提升30倍。 “低功耗”、“先進(jìn)的互聯(lián)”和“優(yōu)化的計(jì)算”是該平臺(tái)的三大核心特點(diǎn)，其關(guān)鍵的架構(gòu)亮點(diǎn)包括25G SERDES和并
關(guān)鍵字：萊迪思 FPGA

基于FPGA的模數(shù)轉(zhuǎn)換器(ADC)或數(shù)模轉(zhuǎn)換器

電路中變壓器T可用晶體管收音機(jī)用的502型音頻輸出變壓器，次級(jí)作為升壓變壓器的初級(jí)，初級(jí)中間的抽頭不用，兩端抽頭作為升壓變壓器的次級(jí)。如果找不到合適的變壓器，也可以用收音機(jī)輸人輸出變壓器的硅鋼片自制，初級(jí)用直徑為0.25mm的高強(qiáng)度漆包線繞110匝，次級(jí)用直徑0.21mm的高強(qiáng)度漆包線繞520匝。初次級(jí)間要加一層絕緣紙，并注意初次級(jí)線圈的同名端。將具有信號(hào)處理功能的FPGA與現(xiàn)實(shí)世界相連接，需要使用模數(shù)轉(zhuǎn)換器(ADC)或數(shù)模轉(zhuǎn)換器(DAC)一旦執(zhí)行特定任務(wù)，F(xiàn)PGA系統(tǒng)必須與現(xiàn)實(shí)世界相連接，而所有工程師都
關(guān)鍵字： FPGA 數(shù)模轉(zhuǎn)換器

秉承產(chǎn)業(yè)初心，迎接智能、安全和互連的新世界

受宏觀經(jīng)濟(jì)下行、地緣政治沖突、疫情蔓延等因素影響，全球半導(dǎo)體產(chǎn)業(yè)正面臨前所未有的下行壓力。根據(jù)世界半導(dǎo)體貿(mào)易統(tǒng)計(jì)協(xié)會(huì)(WSTS)最新發(fā)布的預(yù)測，2023年全球半導(dǎo)體市場規(guī)模將萎縮4.1%至5570億美元，這也是自2019年后該行業(yè)首次出現(xiàn)回落。WSTS同時(shí)表示，2023年的半導(dǎo)體市場萎縮基本集中在亞太區(qū)域(-7.5%)，日本、美國、歐洲等其他區(qū)域的市場規(guī)模大致持平或小幅增長。從應(yīng)用領(lǐng)域來看，PC、手機(jī)、消費(fèi)電子等市場的增量空間顯著收窄，缺少可以支撐半導(dǎo)體技術(shù)快速迭代升級(jí)的現(xiàn)象級(jí)應(yīng)用，市場端的創(chuàng)
關(guān)鍵字： FPGA 萊迪思

Avant：解鎖FPGA創(chuàng)新新高度

過去3年來，盡管客戶十分認(rèn)可萊迪思 (Lattice) Nexus FPGA平臺(tái)在低功耗領(lǐng)域做出的種種創(chuàng)新，但在與他們的交流過程中，我們發(fā)現(xiàn)除功耗外，性能和尺寸也日益成為客戶關(guān)注的關(guān)鍵要素。幸運(yùn)的是，這些與萊迪思最擅長的領(lǐng)域完全吻合。于是，基于Nexus平臺(tái)取得的一系列創(chuàng)新成果，萊迪思推出了全新低功耗中端Avant FPGA平臺(tái)。 Avant產(chǎn)品主要面向通信、計(jì)算、工業(yè)和汽車等領(lǐng)域。與此前的產(chǎn)品相比，Avant平臺(tái)在性能和硬件資源方面得到了進(jìn)一步的強(qiáng)化，例如邏輯單元容量達(dá)到了500K，相比以往1
關(guān)鍵字： Avant FPGA FPGA