fpga 文章進入fpga技術(shù)社區(qū)

SDR SDRAM（理論篇）

由于SDRAM本身就是一個比較復(fù)雜的東西，之前小墨在學(xué)這方面東西的時候感覺很是吃力，于是那時候便暫時放下了，知道年后這段時間，小墨又重新拾起這個知識點，想要一口氣把它調(diào)通了，再往下看其他的東西。學(xué)SDRAM，理
關(guān)鍵字： fpga sram

基于FPGA的天線選通電路設(shè)計

某定向設(shè)備采用多普勒效應(yīng)測向原理，即當(dāng)天線振子做圓周運動時，天線振子本身與目標(biāo)信號源就會產(chǎn)生相對速度，使振子感應(yīng)到的信號產(chǎn)生了多普勒頻移，通過對振子感應(yīng)信號相位的處理，從而達到測向的目的。而為了提高天
關(guān)鍵字： FPGA VHDL 選通電路分頻

基于FPGA流水線結(jié)構(gòu)并行FFT的設(shè)計與實現(xiàn)

離散傅里葉變換DFT在通信、控制、信號處理、圖像處理、生物信息學(xué)、計算物理、應(yīng)用數(shù)學(xué)等領(lǐng)域中有著廣泛的應(yīng)用。FFT算法是作為DFT快速算法提出的，它將長序列的DFT分解為短序列的DFT，大大減少了運算量。FFT的FPGA實
關(guān)鍵字： FFT FPGA 流水線并行處理

一種精確幀同步算法及FPGA實現(xiàn)

在衛(wèi)星通信系統(tǒng)中，發(fā)送端通常利用不同的分組時隙同步傳送處在同一傳輸頻帶內(nèi)的各路信號，而接收端為了準(zhǔn)確識別和分離出數(shù)據(jù)流中的各路信號，需要采用幀同步算法進行分組檢測和符號同步，其中分組檢測用來識別數(shù)據(jù)分
關(guān)鍵字：幀同步相關(guān) FPGA 衛(wèi)星通信接收機

基于FPGA的等效時間采樣

在現(xiàn)代電子測量、通訊系統(tǒng)以及生物醫(yī)學(xué)等領(lǐng)域，經(jīng)常涉及對寬帶模擬信號進行數(shù)據(jù)采集和存儲，以便計算機進一步進行數(shù)據(jù)處理。為了對高速模擬信號進行不失真采集，根據(jù)奈奎斯特定理，采樣頻率必須為信號頻率的2倍以上
關(guān)鍵字：等效時間采樣 FPGA 數(shù)據(jù)采集變頻

基于PCI CAN的數(shù)據(jù)轉(zhuǎn)換系統(tǒng)設(shè)計

CAN總線是當(dāng)前最流行的工業(yè)現(xiàn)場總線之一，PCI則是一種應(yīng)用普遍的高速同步總線，具有32 bit帶寬，時鐘頻率為0～33 MHz，最大傳輸速率可達132 Mbitmiddot;s-1，廣泛應(yīng)用于數(shù)字圖像、語音及數(shù)據(jù)實時采集與處理等領(lǐng)域
關(guān)鍵字： PCI CAN FPGA PCI9054

基于FPGA的參數(shù)可調(diào)RS422接口電路設(shè)計實現(xiàn)

當(dāng)前應(yīng)用廣泛的串行通信接口標(biāo)準(zhǔn)主要有RS232，RS422和RS485，其中RS232串行通信方式采用單端輸入輸出，傳輸距離短、通信速率低、抗干擾性能差;RS485與RS422均采用差分串行輸入輸出，但RS485只有一對雙絞線，只能工作
關(guān)鍵字： FPGA RS422 接口電路

基于FPGA有限域構(gòu)造的QC-LDPC分層譯碼器設(shè)計

低密度奇偶校驗(Low Density Parity—Check，LDPC)碼最早于1962年由R.Gallager提出，其實質(zhì)是一類具有稀疏校檢矩陣的線性分組碼。1996年，Mackay、Neal等人證明了LDPC碼是一種具有逼近Shannon極限性能的好碼，
關(guān)鍵字：有限域乘群 QC-LDPC碼分層譯碼器 FPGA

基于FPGA的電子表決器電路的設(shè)計與實現(xiàn)

電子設(shè)計自動化(Electronic Design Automation，EDA)是以計算機為載體，在EDA軟件平臺上，用硬件描述語言VHDL完成設(shè)計文件，然后由計算機自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于
關(guān)鍵字：表決器設(shè)計 FPGA 仿真

在系統(tǒng)設(shè)計中的如何選擇半導(dǎo)體器件：ASIC，還是FPGA？

作為一個系統(tǒng)設(shè)計工程師，經(jīng)常會遇到這個問題：是選用ASIC還是FPGA?讓我們來看一看這兩者有什么不同。所謂ASIC，是專用集成電路(Application Specific Integrated Circuit)的簡稱，電子產(chǎn)品中，應(yīng)用非常廣泛。ASIC的
關(guān)鍵字： FPGA ASIC 系統(tǒng)設(shè)計成本因素

基于FPGA的DDR3多端口讀寫存儲管理設(shè)計

引言本文以Xilinx公司的Kintex-7系列XC7K410T FPGA芯片和兩片Micron公司的MT41J128M16 DDR3 SDRAM芯片為硬件平臺，設(shè)計并實現(xiàn)了基于FPGA的視頻圖形顯示系統(tǒng)的DDR3多端口存儲管理。1 總體架構(gòu)設(shè)計機載視頻圖形顯示系
關(guān)鍵字：存儲器控制多端口幀地址 DDR3 FPGA

通過EDA設(shè)計工具了解FPGA的設(shè)計流程

對于初學(xué)者而言,FPGA的設(shè)計流程是否顯的又臭又長呢?呵呵,如果真的有這樣的感覺,沒有關(guān)系,下面我就通過對軟件的使用來了解FPGA的設(shè)計流程。1)使用synplify pro對硬件描述語言編譯并生成netlist綜合前要注意對器件的
關(guān)鍵字： EDA FPGA

NANO2開發(fā)板實例之USB2.0接口通信回環(huán)

基于FPGA實現(xiàn)USB2.0接口通信， USB2.0 PHY芯片是Cypress68013, 68013內(nèi)部集成8051 內(nèi)核，USB2.0芯片讀寫需要對8051核進行固件配置。一.FX2特性介紹1.1介紹Cypress Semiconductor公司的EZ-USB FX2是世界上第一款集
關(guān)鍵字： FPGA USB

經(jīng)驗之談，工程師在電路設(shè)計中的八大誤區(qū)

我們常常會發(fā)現(xiàn)，自己想當(dāng)然的一些規(guī)則或道理往往會存在一些差錯。電子工程師在電路設(shè)計中也會有這樣的例子。下面是一位工程師總結(jié)的八大誤區(qū)點?，F(xiàn)象一：這板子的PCB設(shè)計要求不高，就用細(xì)一點的線，自動布吧點評：
關(guān)鍵字：電路設(shè)計 PCB設(shè)計 FPGA 存儲器降低功耗

在FPGA上優(yōu)化實現(xiàn)復(fù)數(shù)浮點計算

性能浮點處理一直與高性能CPU相關(guān)聯(lián)。在過去幾年中，GPU也成為功能強大的浮點處理平臺，超越了圖形，稱為GP-GPU(通用圖形處理單元)。新創(chuàng)新是在苛刻的應(yīng)用中實現(xiàn)基于FPGA的浮點處理。本文的重點是FPGA及其浮點性能和
關(guān)鍵字： FPGA 浮點計算

共6383條 104/426 |‹ « 102 103 104 105 106 107 108 109 110 111 » ›|

fpga介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個新概念，內(nèi)部包括可 [ 查看詳細(xì) ]