fpga 文章進(jìn)入fpga技術(shù)社區(qū)

基于FPGA的超級電容充放電控制

由于超級電容器單體性能參數(shù)的離散性，當(dāng)多個(gè)單體串聯(lián)組成電容器組時(shí)，在充放電過程中容易造成過充或過放現(xiàn)象，嚴(yán)重危害超級電容器的使用壽命。文中提出以FPGA為檢測、控制單元，對電容進(jìn)行有效地充放電控制，防止過充或過放，提高超級電容器的循環(huán)使用次數(shù)，降低不必要的能量消耗。
關(guān)鍵字：超級電容串聯(lián)均壓 FPGA

基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計(jì)之：基于NIOS II的開發(fā)設(shè)計(jì)流程

NIOS II使用NIOS II IDE集成開發(fā)環(huán)境來完成整個(gè)軟件工程的編輯、編譯、調(diào)試和下載。在采用NIOS處理器設(shè)計(jì)嵌入式系統(tǒng)時(shí)，通常會按照以下步驟。
關(guān)鍵字：片上可編程系統(tǒng) SOPC FPGA NiosII

基于FPGA控制的動態(tài)背光源設(shè)計(jì)方案

LCD 顯示離不開背光源的輔助，而現(xiàn)在絕大多數(shù)顯示器采用恒定亮度背光源，存在顯示效果動態(tài)模糊以及低對比度等問題，并且耗能也較為嚴(yán)重。文章著重?cái)⑹鲆环N基于視頻內(nèi)容逐幀分析，然后選擇最佳背光亮度的一種由FPGA 控制的動態(tài)背光源設(shè)計(jì)方案。實(shí)驗(yàn)采用的是TI 公司的TLC5947，具有多個(gè)輸出通道，可以適用于大規(guī)模顯示屏。
關(guān)鍵字： RGB 背光 FPGA

基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計(jì)之：Altera公司的NIOS II解決方案

NIOS II是一個(gè)用戶可配置的通用RISC嵌入式處理器。Altera推出的NIOS II系列嵌入式處理器擴(kuò)展了目前世界上最流行的軟核嵌入式處理器的性能。
關(guān)鍵字： Altera 片上可編程系統(tǒng) SOPC FPGA NiosII

基于NiosII的工程爆破振動數(shù)據(jù)采集控制器設(shè)計(jì)

介紹了一種在工程爆破振動數(shù)據(jù)采集中應(yīng)用的控制器設(shè)計(jì)方案。系統(tǒng)采用Altera公司的FPGA作為主控制器芯片，其中集成控制邏輯單元與NiosII軟核嵌入式處理器二者結(jié)合成為單芯片控制器方案。
關(guān)鍵字： NiosII 嵌入式處理器 FPGA

基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計(jì)之：基于FPGA的SOPC系統(tǒng)組成原理和典型方案

SoC即System On Chip，是片上系統(tǒng)簡稱。它是IC設(shè)計(jì)與工藝技術(shù)水平不斷提高的結(jié)果。SoC從整個(gè)系統(tǒng)的角度出發(fā)，把處理機(jī)制、模型算法、芯片結(jié)構(gòu)、各層次電路直至器件的設(shè)計(jì)緊密結(jié)合起來，在單個(gè)（或少數(shù)幾個(gè)）芯片上完成整個(gè)系統(tǒng)的功能。所謂完整的系統(tǒng)一般包括中央處理器、存儲器以及外圍電路等。
關(guān)鍵字：片上可編程系統(tǒng) SOPC FPGA

FPGA設(shè)計(jì)開發(fā)軟件Quartus II的使用技巧之：編譯及仿真工程

可以使用Quartus II Simulator在工程中仿真任何設(shè)計(jì)。根據(jù)所需的信息類型，可以進(jìn)行功能仿真以測試設(shè)計(jì)的邏輯功能，也可以進(jìn)行時(shí)序仿真。在目標(biāo)器件中測試設(shè)計(jì)的邏輯功能和最壞情況下的時(shí)序，或者采用Fast Timing模型進(jìn)行時(shí)序仿真，在最快的器件速率等級上仿真盡可能快的時(shí)序條件。
關(guān)鍵字： QuartusII 編譯 FPGA 仿真

FPGA設(shè)計(jì)開發(fā)軟件Quartus II的使用技巧之：約束及配置工程

設(shè)計(jì)好工程文件后，首先要進(jìn)行工程的約束。約束主要包括器件選擇、管腳分配及時(shí)序約束等。時(shí)序約束屬于較為高級的應(yīng)用，通過時(shí)序約束可以使工程設(shè)計(jì)文件的綜合更加優(yōu)化。下面對這幾種約束方式進(jìn)行介紹。
關(guān)鍵字： QuartusII 約束 FPGA 配置

FPGA設(shè)計(jì)開發(fā)軟件Quartus II的使用技巧之： LogicLock邏輯鎖定工具使用技巧

邏輯鎖定方法學(xué)（LogicLock Methodology）內(nèi)容就是在設(shè)計(jì)時(shí)采用邏輯鎖定的基于模塊設(shè)計(jì)流程（LogicLock block-based design flow），來達(dá)到固定單模塊優(yōu)化的目的。這種設(shè)計(jì)方法學(xué)中第一次引入了高效團(tuán)隊(duì)合作方法：它可以讓每個(gè)單模塊設(shè)計(jì)者獨(dú)立優(yōu)化他的設(shè)計(jì)，并把所用資源鎖定。
關(guān)鍵字： QuartusII LogicLock FPGA 邏輯鎖定工具

使用FPGA 控制VGA 顯示

顯示器因?yàn)槠漭敵鲂畔⒘看螅敵鲂问蕉鄻拥忍攸c(diǎn)已經(jīng)成為現(xiàn)在大多數(shù)設(shè)計(jì)的常用輸出設(shè)備。在 FPGA 的設(shè)計(jì)中可以使用很少的資源，就產(chǎn)生 VGA 各種控制信號。這個(gè)示例在 RHicSP2200B FPGA 開發(fā)板/學(xué)習(xí)板上使用 VGA 接口在顯示器上顯示了文字以及簡單的圖形，可以作為VGA 顯示設(shè)計(jì)的參考，如果在使用這個(gè)例子的過程
關(guān)鍵字： VGA 接口 FPGA

FPGA設(shè)計(jì)開發(fā)軟件Quartus II的使用技巧之：典型實(shí)例-SignalTap II功能演示

本節(jié)旨在通過給定的工程實(shí)例——“正弦波發(fā)生器”來熟悉Altera Quartus II高級調(diào)試功能SignalTap II和Intent Memory Content Editor的使用方法。同時(shí)使用基于Altera FPGA的開發(fā)板將該實(shí)例進(jìn)行下載驗(yàn)證，完成工程設(shè)計(jì)的硬件實(shí)現(xiàn)。在本節(jié)中，將主要講解下面知識點(diǎn)。
關(guān)鍵字： QuartusII SignalTapII FPGA

如何有效防止FPGA設(shè)計(jì)被克?。?/a>

據(jù)估計(jì)，目前盛行的假冒電子產(chǎn)品已經(jīng)占到整個(gè)市場份額的10%，這一數(shù)據(jù)得到了美國反灰色市場和反假冒聯(lián)盟(AGMA)的支持。AGMA是由惠普、思科和其它頂級電子OEM公司組成的一個(gè)行業(yè)組織。據(jù)該組織估計(jì)，制造商因盜版造成的損失超過1000億美元，而對最終用戶來說，信譽(yù)損毀和可靠性問題帶來的隱性成本則更難以確定。

關(guān)鍵字： AGMA 可編程邏輯 FPGA

FPGA設(shè)計(jì)開發(fā)軟件Quartus II的使用技巧之：典型實(shí)例-LogicLock功能演示

本節(jié)旨在通過Quartus軟件自帶的工程實(shí)例——“l(fā)ockmult”來熟悉Altera Quartus II邏輯鎖定功能LogicLock的使用方法。在本節(jié)中，將主要講解下面知識點(diǎn)。
關(guān)鍵字： QuartusII LogicLock FPGA

基于Verilog HDL的SDX總線與Wishbone總線接口轉(zhuǎn)化的設(shè)計(jì)與實(shí)現(xiàn)

針對機(jī)載信息采集系統(tǒng)可靠性、數(shù)據(jù)管理高效性以及硬件成本的需求，介紹了基于硬件描述語言Verilog HDL設(shè)計(jì)的SDX總線與Wishbo ne總線接口轉(zhuǎn)化的設(shè)計(jì)與實(shí)現(xiàn)，并通過Modelsim進(jìn)行功能仿真，在QuartusⅡ軟件平臺上綜合，最終在Altera公司的CyclONeⅢ系列FPGA上調(diào)試。實(shí)驗(yàn)證明了設(shè)計(jì)的可行性。
關(guān)鍵字： SDX總線 Wishbone總線 FPGA

基于FPGA的DDR內(nèi)存條的控制研究

隨著數(shù)據(jù)存儲量的日益加大以及存儲速度的加快，大容量的高速存儲變得越來越重要。內(nèi)存條既能滿足大容量的存儲又能滿足讀寫速度快的要求，這樣使得對內(nèi)存條控制的應(yīng)用越來越廣泛。首先介紹了內(nèi)存條的工作原理，內(nèi)存條電路設(shè)計(jì)的注意事項(xiàng)，以及如何使用FPGA實(shí)現(xiàn)對DDR內(nèi)存條的控制，最后給出控制的仿真波形。
關(guān)鍵字： DDR 內(nèi)存條 FPGA

共6383條 75/426 |‹ « 73 74 75 76 77 78 79 80 81 82 » ›|

fpga介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)新概念，內(nèi)部包括可 [ 查看詳細(xì) ]