processor(dsp) 文章 進入processor(dsp)技術社區(qū)
CEVA發(fā)布針對6Gbps固態(tài)硬盤應用的SATA3.0 IP
- 全球領先的硅產(chǎn)品知識產(chǎn)權 (SIP) 平臺解決方案和數(shù)字信號處理器(DSP)內核授權廠商CEVA公司宣布提供CEVA-SATA3.0設備控制器IP?;谂c固態(tài)硬盤 (SSD) 客戶廣泛的合作經(jīng)驗,CEVA公司已經(jīng)提升其SATA設備控制器IP性能,提供 6Gbps 線路速率 (line rate) 以實現(xiàn)更快的數(shù)據(jù)傳輸,使得吞吐量較上代產(chǎn)品提高一倍。該IP已經(jīng)授權予一家領先的閃存半導體制造商,用于其未來的固態(tài)硬盤設計中。 CEVA-SATA3.0 IP 采用最新的原生指令排序 (Native Co
- 關鍵字: CEVA 固態(tài)硬盤 DSP
DSP內嵌PLL中的CMOS壓控環(huán)形振蕩器設計
- DSP內嵌PLL中的CMOS壓控環(huán)形振蕩器設計,本文設計了一種應用于DSP內嵌鎖相環(huán)的低功耗、高線性CM0S壓控環(huán)形振蕩器。電路采用四級延遲單元能方便的獲得正交輸出時鐘,每級采用RS觸發(fā)結構來產(chǎn)生差分輸出信號,在有效降低靜態(tài)功耗的同時.具有較好的抗噪聲能力。在延遲單元的設計時。綜合考慮了電壓控制的頻率范圍以及調節(jié)線性度,選擇了合適的翻轉點。 仿真結果表明.電路叮實現(xiàn)2MHz至90MHz的頻率調節(jié)范圍,在中心頻率附近具有很高的調節(jié)線性度,可完全滿足DSP芯片時鐘系統(tǒng)的要求。
- 關鍵字: 振蕩器 設計 環(huán)形 CMOS 內嵌 PLL DSP
TMS320C6713B DSP的外部FLASH引導
- 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡家園
- 關鍵字: TMS320C6713B DSP Flash
processor(dsp)介紹
您好,目前還沒有人創(chuàng)建詞條processor(dsp)!
歡迎您創(chuàng)建該詞條,闡述對processor(dsp)的理解,并與今后在此搜索processor(dsp)的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對processor(dsp)的理解,并與今后在此搜索processor(dsp)的朋友們分享。 創(chuàng)建詞條
熱門主題
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473