risc-v soc 文章進(jìn)入risc-v soc技術(shù)社區(qū)

牛津半導(dǎo)體推出最新存儲平臺晶片解決方案

　　牛津半導(dǎo)體，今天推出最新存儲平臺，提供數(shù)位生活方式可靠、穩(wěn)健的存儲系統(tǒng)連接。　　著眼於新興的個(gè)人共享網(wǎng)絡(luò)附加儲存（NAS ）市場，牛津半導(dǎo)體推出了高度集成的OXE810x NAS平臺，旨在橋接以太網(wǎng)(Ethernet)和多達(dá)兩個(gè)SATA 硬碟。該公司還推出了OXUFS936x的RAID平臺,為直接附加儲存裝置(DAS)提供至SATA數(shù)據(jù)機(jī)儲存與整合硬體RAID控制器還原裝置的通用介面(即USB2.0/FireWire/eSATA) 　　“推出這兩個(gè)平臺對市場及對公司都是很重要的&rd
關(guān)鍵字：存儲牛津半導(dǎo)體 NAS SOC

Cadence推出C-to-Silicon Compiler

　　加州圣荷塞，2008年7月15日——全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司（納斯達(dá)克: CDNS），今天宣布推出Cadence® C-to-Silicon Compiler，這是一種高階綜合產(chǎn)品，能夠讓設(shè)計(jì)師在創(chuàng)建和復(fù)用系統(tǒng)級芯片IP的過程中，將生產(chǎn)力提高10倍。C-to-Silicon Compiler中的創(chuàng)新技術(shù)成為溝通系統(tǒng)級模型之間的橋梁，它們通常是用C/C++ 和SystemC寫成的，而寄存器傳輸級（RTL）模型通常被用于檢驗(yàn)、實(shí)現(xiàn)和集成SoC。這種
關(guān)鍵字： Cadence SoC C-to-Silicon Compiler 半導(dǎo)體

英特爾：嵌入式聯(lián)網(wǎng)設(shè)備市場是下一個(gè)金礦

　　隨著嵌入式技術(shù)和通信技術(shù)的發(fā)展，二者之間已呈現(xiàn)出更多的融合趨勢：一方面嵌入式設(shè)備被更多地連接到互聯(lián)網(wǎng)上，成為互聯(lián)網(wǎng)接入終端；另一方面這些設(shè)備之間也越來越多地實(shí)現(xiàn)了互聯(lián)互通。自今年英特爾推出面向嵌入式領(lǐng)域的凌動處理器以來，英特爾的嵌入式市場戰(zhàn)略逐漸清晰，而其與終端設(shè)備芯片廠商ARM之間的競爭也成為業(yè)界關(guān)注的焦點(diǎn)。　　7月14日，英特爾在北京舉行嵌入式戰(zhàn)略溝通會，英特爾公司數(shù)字企業(yè)事業(yè)部副總裁、嵌入式及通信事業(yè)部總經(jīng)理DougDavis參加了會議，其在接受《中國電子報(bào)》記者采訪時(shí)表示，下一個(gè)價(jià)值數(shù)十億
關(guān)鍵字：嵌入式英特爾 SoC ARM

Intel進(jìn)軍嵌入式的三個(gè)障礙(2)

　　功耗關(guān) 　　其次，功耗更低。ARM是以低功耗和近乎福利價(jià)的IP（知識產(chǎn)權(quán)）授權(quán)走遍天下的。Intel的功耗不低，為此推出了多核戰(zhàn)略。不僅如此，今年三季度（9月10日左右），Intel將推出第一個(gè)針對嵌入式市場的芯片：SoC(系統(tǒng)芯片)處理器“Tolapai”。實(shí)現(xiàn)了兩年前的承諾：集成了北橋和南橋。Tolapai處理器基于改良版的Pentium M核心，32-bit設(shè)計(jì)，頻率600MHz、1GHz、1.2GHz，采用65nm工藝制造，集成1.48億個(gè)晶體管，封裝面積37.5×37.5mm，熱設(shè)計(jì)功耗1
關(guān)鍵字： Intel 嵌入式功耗 SoC ARM

Cadence推出C-to-Silicon Compiler拓展系統(tǒng)級產(chǎn)品

　　全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司（納斯達(dá)克: CDNS），今天宣布推出Cadence® C-to-Silicon Compiler，這是一種高階綜合產(chǎn)品，能夠讓設(shè)計(jì)師在創(chuàng)建和復(fù)用系統(tǒng)級芯片IP的過程中，將生產(chǎn)力提高10倍。C-to-Silicon Compiler中的創(chuàng)新技術(shù)成為溝通系統(tǒng)級模型之間的橋梁，它們通常是用C/C++ 和SystemC寫成的，而寄存器傳輸級（RTL）模型通常被用于檢驗(yàn)、實(shí)現(xiàn)和集成SoC。這種重要的新功能對于開發(fā)新型SoC和系統(tǒng)級IP，用于消費(fèi)電子、無
關(guān)鍵字： Cadence RTL SoC IP

用SOC技術(shù)實(shí)現(xiàn)嵌入式廣播監(jiān)測設(shè)備

　　一、引言　　“西新工程”以來，我國無線廣播監(jiān)測網(wǎng)有了長足的發(fā)展，為適應(yīng)新形勢下廣播電視安全播出的需要，建立健全廣播電視信息安全保障體系做出了巨大貢獻(xiàn)，為執(zhí)行貫徹江總書記“9.16”指示發(fā)揮了巨大的作用。　　目前我國的無線廣播監(jiān)測網(wǎng)的遙控監(jiān)測站、數(shù)據(jù)采集點(diǎn)系統(tǒng)絕大部分由通用工控機(jī)、通用Windows操作系統(tǒng)、通用I/O板卡、專業(yè)測量板卡四部分構(gòu)成。與目前的流行的嵌入式技術(shù)相比，這種結(jié)構(gòu)的網(wǎng)絡(luò)監(jiān)測系統(tǒng)已經(jīng)顯示出系統(tǒng)冗余、功耗太大、板卡繁多、安裝復(fù)雜、
關(guān)鍵字： SOC 嵌入式廣播監(jiān)測操作系統(tǒng)

利用AMSVF進(jìn)行混合信號SoC的全芯片驗(yàn)證

　　引言　　近年來，消費(fèi)電子和個(gè)人計(jì)算市場的發(fā)展增加了對于更強(qiáng)大且高度集成的芯片產(chǎn)品的需求。低成本、低功耗、復(fù)雜功能和縮短上市時(shí)間的需要，讓越來越多的IC設(shè)計(jì)采用了SoC技術(shù)。　　在這些SoC電路中，由于包含了數(shù)據(jù)轉(zhuǎn)換器、功率管理及其它模擬電路，混合信號設(shè)計(jì)不可避免并且越來越多。在混合信號SoC設(shè)計(jì)中，為了避免芯片重制，確保一次性流片成功，全芯片混合信號驗(yàn)證成為關(guān)鍵一環(huán)。傳統(tǒng)上，在復(fù)雜的混合信號SoC設(shè)計(jì)中，不同團(tuán)隊(duì)分別獨(dú)立驗(yàn)證數(shù)字和模擬組件，并不進(jìn)行全芯片綜合驗(yàn)證，其主要原因是沒有足夠強(qiáng)大的ED
關(guān)鍵字： SoC AMSVF 混合信號數(shù)據(jù)轉(zhuǎn)換器 UPS

惠瑞捷推出適用于V93000平臺的Inovys 硅片調(diào)試解決方案

　　惠瑞捷半導(dǎo)體科技有限公司日前推出Inovys™硅片調(diào)試解決方案，以滿足更高效調(diào)試的需求，加速新的系統(tǒng)級芯片 (SoC)器件的批量生產(chǎn)?；萑鸾萑碌慕鉀Q方案把革命性的Inovys FaultInsyte 軟件和具有可擴(kuò)充性和靈活性惠瑞捷V93000 SoC測試系統(tǒng)結(jié)合在一起。這是一款集成式解決方案，通過把電路故障與復(fù)雜的系統(tǒng)級芯片上的物理缺陷對應(yīng)起來，可以大大縮短錯(cuò)誤檢測和診斷所需的時(shí)間。它明顯地縮短了制造商采用90 nm(及以下)工藝調(diào)試、投產(chǎn)和大批量生產(chǎn)所需的時(shí)間。　　由于復(fù)雜的系統(tǒng)
關(guān)鍵字：芯片 SoC 惠瑞捷 Inovys 硅片

片上系統(tǒng)(SOC)設(shè)計(jì)流程及其集成開發(fā)環(huán)境

　　片上系統(tǒng)(SOC——System-On-a-Chip)是指在單芯片上集成微電子應(yīng)用產(chǎn)品所需的全部功能系統(tǒng)，其是以超深亞微米(VDSM-Very Deep Subnicron)工藝和知識產(chǎn)權(quán)(IP——Intellectual Property)核復(fù)用(Reuse)技術(shù)為支撐。SOC技術(shù)是當(dāng)前大規(guī)模集成電路(VLSI)的發(fā)展趨勢，也是21世紀(jì)集成電路技術(shù)的主流，其為集成電路產(chǎn)業(yè)和集成電路應(yīng)用技術(shù)提供了前所未有的廣闊市場和難得的發(fā)展機(jī)遇。SOC為微電子應(yīng)用產(chǎn)品
關(guān)鍵字： SOC 片上系統(tǒng) ARM RISC 嵌入式系統(tǒng)

單片機(jī)和工業(yè)無線網(wǎng)絡(luò)

本文詳細(xì)探討了單片機(jī)在工業(yè)無線網(wǎng)絡(luò)中的具體應(yīng)用。
關(guān)鍵字：單片機(jī) MCU 工業(yè)無線網(wǎng)絡(luò) ZigBee SoC 200807

C語言平臺　縮短SoC前期設(shè)計(jì)時(shí)間

　　結(jié)構(gòu)探索作業(yè)結(jié)束后，再整合客戶的要求規(guī)格，評估客戶提出的規(guī)格時(shí)，此時(shí)為防與止晶片出現(xiàn)怪異現(xiàn)象，除了動作等級的System C之外，必需使用低抽象度RTL(Register Transfer Level)等級的設(shè)計(jì)資料。一旦取得客戶的許可后就可以同時(shí)進(jìn)行System C的硬體、軟體設(shè)計(jì)。由于C語言平臺設(shè)計(jì)方式使用了，C語言演算、System C模型和RTL模型等多種模型，因此必需維持模型之間的理論等價(jià)性，然而實(shí)際上「形式驗(yàn)證工具」還未達(dá)到實(shí)用階段，必需使用一般理論模擬分析，驗(yàn)證上述設(shè)計(jì)資料的等價(jià)性，其中
關(guān)鍵字： C語言 SoC

SOC芯片設(shè)計(jì)與測試

　　摘要：SOC已經(jīng)成為集成電路設(shè)計(jì)的主流。SOC測試變得越來越復(fù)雜，在設(shè)計(jì)時(shí)必須考慮DFT和DFM。本文以一SOC單芯片系統(tǒng)為例，在其設(shè)計(jì)、測試和可制造性等方面進(jìn)行研究，并詳細(xì)介紹了SOC測試解決方案及設(shè)計(jì)考慮。關(guān)鍵詞：單芯片系統(tǒng)；面向測試設(shè)計(jì)；面向制造設(shè)計(jì)；位失效圖；自動測試設(shè)備引言以往的系統(tǒng)設(shè)計(jì)是將CPU，DSP，PLL，ADC，DAC或Memory等電路設(shè)計(jì)成IC后，再加以組合變成完整的系統(tǒng)，但現(xiàn)今的設(shè)計(jì)方式是
關(guān)鍵字： SOC 單芯片系統(tǒng) 面向測試設(shè)計(jì) 面向制造設(shè)計(jì) 位失效圖自動測試設(shè)備

基于Proteus的ARM虛擬開發(fā)

　　1 引言　　現(xiàn)在，人們生活中的每個(gè)角落都有嵌入式設(shè)備的存在，比如數(shù)碼相機(jī)、移動電話、TV機(jī)頂盒及掌上電腦等等。這些嵌入式設(shè)備多采用32位RISC嵌入式處理器作為核心部件。其中基于ARM核的嵌入式處理器獨(dú)占鰲頭，在32位RISC處理器中占據(jù)超過75%的市場份額。ARM核嵌入式處理器通常采用C語言編程，目前ARM公司的開發(fā)工具ADS、RealView以及Keil與ARM核處理器結(jié)合較好，得到了廣大嵌入式學(xué)習(xí)者的一致認(rèn)可。　　在傳統(tǒng)的嵌入式系統(tǒng)學(xué)習(xí)中，嵌入式開發(fā)平臺是必不可少的。其中資源
關(guān)鍵字： ARM Proteus RISC EDA

英飛凌推出面向新一代接入應(yīng)用的VoIP解決方案

　　英飛凌科技股份公司（FSE/NYSE:IFX）在近日舉行的2008年NXTcomm國際電信展會上，推出了面向新一代VoIP接入應(yīng)用的全新系列產(chǎn)品VINETIC™-SVIP。通過進(jìn)一步增強(qiáng)應(yīng)用于英飛凌低功耗高性能產(chǎn)品VINETIC和SLIC的成熟技術(shù)，VINETIC™-SVIP系列片上系統(tǒng)（SoC）解決方案可提供前所未有的密度和擴(kuò)展性。　　英飛凌VINETIC-SVIP系列集成了16個(gè)語音編解碼器、32個(gè)VoIP語音編解碼通道、1個(gè)線路卡控制器，以及1個(gè)千兆以太網(wǎng)交換機(jī)，是目
關(guān)鍵字：英飛凌 VoIP SoC VINETIC-SVIP

用SoC的DMA方式記錄井下鉆具的振動

　　引言　　從上個(gè)世紀(jì)九十年代起，電子技術(shù)在鉆井井下得到應(yīng)用。但井下鉆具的振動會給很多傳感器帶來不利影響。　　特別是對測量井下鉆頭姿態(tài)的慣性導(dǎo)航傳感器影響巨大，在隨鉆振動環(huán)境中，如果對信號不作處理，根本就不能測量出正確的井斜角和方位角，也就無法實(shí)現(xiàn)井眼軌跡隨鉆控制的要求。本文介紹應(yīng)用SoC芯片中的DMA技術(shù)對振動的高速采集和存儲功能的實(shí)現(xiàn)方法，并給出了鉆井環(huán)境中測試的結(jié)果。　　方法的提出　　傳統(tǒng)的數(shù)據(jù)采集方法采用CPU直接控制的方式進(jìn)行數(shù)據(jù)采集，數(shù)據(jù)傳送需要經(jīng)過CPU的中轉(zhuǎn)才能存入存儲器，
關(guān)鍵字： SoC DMA 傳感器 CPU ADC