system-on-a-chip 文章進(jìn)入system-on-a-chip技術(shù)社區(qū)

基于μ-Chip芯片RFID防偽票證系統(tǒng)的設(shè)計(jì)

基于μ-Chip芯片RFID防偽票證系統(tǒng)的設(shè)計(jì),1 CUDA與OpenGL概述
　OpenGL是圖形硬件的軟件接口，它是在SGI等多家世界著名的計(jì)算機(jī)公司的倡導(dǎo)下，以SGI的GL三維圖形庫(kù)為基礎(chǔ)制定的一個(gè)通用、共享的、開(kāi)放式的、性能卓越的三維圖形標(biāo)準(zhǔn)。OpenGL在醫(yī)學(xué)成像、地理
關(guān)鍵字：票證系統(tǒng) 設(shè)計(jì) 防偽 RFID -Chip 芯片基于

Hughes宣布發(fā)布HX System 4.0

寬帶衛(wèi)星網(wǎng)絡(luò)和服務(wù)領(lǐng)域的全球領(lǐng)先供應(yīng)商 Hughes Network Systems, LLC (簡(jiǎn)稱(chēng) Hughes)日前宣布發(fā)布具有更高性能和效率且擁有多項(xiàng)重要新功能的 HX System 4.0，為 HX 系列產(chǎn)品帶來(lái)了多項(xiàng)技術(shù)改進(jìn)。總之，這些技術(shù)改進(jìn)進(jìn)一步鞏固了 HX System 在 IP中繼、3G/4G 蜂窩回傳、虛擬網(wǎng)絡(luò)運(yùn)營(yíng)商托管以及包括防御及情報(bào)、監(jiān)視和偵察解決方案在內(nèi)的用于航空、海上和陸地的移動(dòng)衛(wèi)星通信 (COTM) 等專(zhuān)業(yè)市場(chǎng)上的領(lǐng)導(dǎo)地位。
關(guān)鍵字： Hughes 移動(dòng)衛(wèi)星通信 HX System 4.0

基于System Generator的目標(biāo)跟蹤的算法實(shí)現(xiàn)

目標(biāo)跟蹤指的是圖像目標(biāo)跟蹤，它對(duì)圖像序列中的動(dòng)目標(biāo)進(jìn)行檢測(cè)、提取、識(shí)別和跟蹤，獲得目標(biāo)的運(yùn)動(dòng)參數(shù)、運(yùn)動(dòng)軌跡，從而進(jìn)一步處理和分析，實(shí)現(xiàn)運(yùn)對(duì)動(dòng)目標(biāo)的行動(dòng)理解，以完成更高一級(jí)的任務(wù)?，F(xiàn)在目標(biāo)的跟蹤運(yùn)用于社會(huì)的各個(gè)角落，如國(guó)防、道路安檢等，所以它的前景無(wú)比巨大。
關(guān)鍵字： Xilinx System Generator

賽靈思System Generator中的時(shí)間參數(shù)

基于模型的設(shè)計(jì)(MBD)因其在縮小實(shí)時(shí)系統(tǒng)抽象的數(shù)學(xué)建模和物理實(shí)現(xiàn)之間差距方面的光明前景而備受關(guān)注。通過(guò)使用相同的源代碼進(jìn)行算法分析、架構(gòu)探討、行為模擬和硬/軟件設(shè)計(jì)，MBD有望縮短系統(tǒng)設(shè)計(jì)周期?！　o(wú)需通曉硬
關(guān)鍵字：參數(shù) 時(shí)間 Generator System

e絡(luò)盟宣布引入飛思卡爾半導(dǎo)體公司的塔式系統(tǒng)

首個(gè)融合電子商務(wù)與在線社區(qū)的電子元件分銷(xiāo)商e絡(luò)盟及其母公司element14今天宣布引入飛思卡爾半導(dǎo)體公司(Freescale semiconductor)的塔式系統(tǒng)(Tower System)。這是一種適用于8、16和32位微控制器和微處理器的模塊化開(kāi)發(fā)平臺(tái)，可通過(guò)快速的原型制作實(shí)現(xiàn)高級(jí)研發(fā)。
關(guān)鍵字： element14 微處理器 Tower System

基于CPLD和Embedded System的LED點(diǎn)陣顯示

基于CPLD和Embedded System的LED點(diǎn)陣顯示,摘要：采用自頂向下的設(shè)計(jì)思想，綜合運(yùn)用EDA 技術(shù)、CPLD技術(shù)和共享式雙口RAM，解決了大屏幕LED點(diǎn)陣顯示屏無(wú)閃爍顯示的技術(shù)難題。給出了系統(tǒng)設(shè)計(jì)方法及實(shí)際電路。LED點(diǎn)陣顯示屏是顯示公共信息的一種重要顯示終端，其中
關(guān)鍵字：點(diǎn)陣顯示 LED System CPLD Embedded 基于

System C特點(diǎn)及FPGA設(shè)計(jì)

System C特點(diǎn)及FPGA設(shè)計(jì),一、概述　　

SYSTEM C 是由 Synospy Inc. 提出的，目前最新的版本為V2.0。它提出的目的就是以一種系統(tǒng)設(shè)計(jì)的思想進(jìn)行系統(tǒng)設(shè)計(jì)。它將軟件算法與硬件實(shí)現(xiàn)很好的結(jié)合在一起，提高了整個(gè)系統(tǒng)設(shè)計(jì)的效率和正確性。
關(guān)鍵字：設(shè)計(jì) FPGA 特點(diǎn) System

深入了解賽靈思System Generator中的時(shí)間參數(shù)

　基于模型的設(shè)計(jì)(MBD)因其在縮小實(shí)時(shí)系統(tǒng)抽象的數(shù)學(xué)建模和物理實(shí)現(xiàn)之間差距方面的光明前景而備受關(guān)注。通過(guò)使用相同的源代碼進(jìn)行算法分析、架構(gòu)探討、行為模擬和硬/軟件設(shè)計(jì)，MBD有望縮短系統(tǒng)設(shè)計(jì)周期。　　無(wú)需通
關(guān)鍵字： Generator System 賽靈思參數(shù)

基于CPLD和Embedded System的LED點(diǎn)陣顯示系統(tǒng)的實(shí)

　LED點(diǎn)陣顯示屏是顯示公共信息的一種重要顯示終端，其中大屏幕LED點(diǎn)陣顯示屏在許多場(chǎng)合得以應(yīng)用。大屏幕顯示所采用的技術(shù)比中小屏幕顯示難度更大，因?yàn)槠淦聊淮?、LED點(diǎn)數(shù)多，要求在極短的時(shí)間內(nèi)刷新每個(gè)點(diǎn)，使得其掃
關(guān)鍵字： Embedded System CPLD LED

一種用于嵌入式系統(tǒng)的液晶顯示單元設(shè)計(jì)

在自動(dòng)化儀器儀表、工業(yè)測(cè)控裝置等嵌入式計(jì)算機(jī)系統(tǒng)中，圖形液晶顯示模塊（點(diǎn)陣LCD）以顯示靈活、信息量大、可實(shí)現(xiàn)圖形界面等優(yōu)點(diǎn)而被廣泛的用做顯示終端。這些模塊大多提供并行數(shù)據(jù)接口，少量提供串行接口的模塊也要
關(guān)鍵字：單元設(shè)計(jì) 液晶顯示系統(tǒng) 嵌入式用于 LCD Embedded-system RS-232 GUI

GPS接收機(jī)中高頻通道的仿真

　　目前，GPS系統(tǒng)已被廣泛地應(yīng)用到人們生活的各個(gè)領(lǐng)域。隨著GPS定位理論研究的不斷深入以及硬件的不斷改進(jìn)，GPS定位系統(tǒng)也日益完善。本文將從軟件實(shí)驗(yàn)的角度分析GPS接收機(jī)高頻通道的工作原理；在此基礎(chǔ)上，設(shè)計(jì)一個(gè)增益分配方案，分析下變頻電路的噪聲特性，同時(shí)給出高頻通道電路在System View平臺(tái)上的系統(tǒng)仿真結(jié)果。　　1 接收機(jī)的天線和傳輸損耗　　GPS信號(hào)由于使用了碼元速率fb1=1.023MHz的擴(kuò)頻碼(C/A碼)，調(diào)制后信號(hào)將占用2.046MHz帶寬。L1波段(1575.42MHz)信
關(guān)鍵字： GPS System View 系統(tǒng)仿真接收機(jī)

使用MATLAB為System Generator for DSP創(chuàng)建IP(圖)

關(guān)鍵字： DSP 創(chuàng)建 IP for Generator MATLAB System 使用

Tensilica加入Chip Estimate主要IP核合作伙伴計(jì)劃

　　Tensilica公司日前聯(lián)合Chip Estimate公司宣布，Tensilica加入Chip Estimate主要IP核合作伙伴計(jì)劃。身為主要IP核合作伙伴，Tensilica公司在通過(guò)ChipEstimate.com使得客戶可以集中以訪問(wèn)其標(biāo)準(zhǔn)系列處理器IP核和可配置處理器技術(shù)的信息。Tensilica公司針對(duì)片上系統(tǒng)(SoC)設(shè)計(jì)的IP核解決方案令設(shè)計(jì)工程師能夠創(chuàng)造出低功耗、高性能的軟硬件集成電路產(chǎn)品。　　ChipEstimate.com自2005年開(kāi)始運(yùn)作，為電子設(shè)計(jì)和半導(dǎo)體設(shè)計(jì)公司提供
關(guān)鍵字：消費(fèi)電子 Tensilica Chip Estimate IP 消費(fèi)電子

基于SYSTEM C的FPGA設(shè)計(jì)方法

一、概述隨著VLSI的集成度越來(lái)越高，設(shè)計(jì)也越趨復(fù)雜。一個(gè)系統(tǒng)的設(shè)計(jì)往往不僅需要硬件設(shè)計(jì)人員的參與，也需要有軟件設(shè)計(jì)人員的參與。軟件設(shè)計(jì)人員與硬件設(shè)計(jì)人員之間的相互協(xié)調(diào)就變的格外重要，它直接關(guān)系到工作的效率以及整個(gè)系統(tǒng)設(shè)計(jì)的成敗。傳統(tǒng)的設(shè)計(jì)方法沒(méi)有使軟件設(shè)計(jì)工作與硬件設(shè)計(jì)工作協(xié)調(diào)一致，而是將兩者的工作割裂開(kāi)來(lái)。軟件算法的設(shè)計(jì)人員在系統(tǒng)設(shè)計(jì)后期不能為硬件設(shè)計(jì)人員的設(shè)計(jì)提供任何的幫助。同時(shí)現(xiàn)在有些大規(guī)模集成電路設(shè)計(jì)中往往帶有DSP Core或其它CPU Core。這些都使得單
關(guān)鍵字： C FPGA SYSTEM 單片機(jī) 嵌入式系統(tǒng)

On-card power system design

It''s no secret that on-card power systems are rapidly increasing in complexity. Leading edge ICs are demanding lower and lower voltages and multiple voltage rails that must be applied in the correct sequence. At the same time, the current the
關(guān)鍵字： power system 嵌入式