xilinx fpga 文章進入xilinx fpga技術(shù)社區(qū)

一種基于FPGA的全光纖電流互感器控制電路設計

　　電流互感器作為高壓電網(wǎng)檢測主要設備，不僅為電能的計量提供參數(shù)，而且是為繼電保護提供動作的依據(jù)。隨著國家智能電網(wǎng)和特高壓電網(wǎng)的發(fā)展，傳統(tǒng)電磁式電流互感器逐漸暴露出其致命缺陷，例如高電壓等級時絕緣極為困難、更高電壓下易磁飽和導致測量精度下降等。相比之下，光纖電流互感器具有抗電磁干擾能力強、絕緣可靠、測量精度高、結(jié)構(gòu)簡單和體積小巧等諸多優(yōu)點，是當前研究熱點。作為光纖電流互感器的核心部件，其檢測和控制電路對電流檢測精度和范圍具有非常重要的影響。　　目前檢測和控制電路實現(xiàn)主要有兩種方案，一種是以數(shù)字信號處理
關(guān)鍵字： FPGA DSP 互感器

FPGA復位的可靠性設計方案詳解

　　對FPGA設計中常用的復位設計方法進行了分類、分析和比較。針對FPGA在復位過程中存在不可靠復位的現(xiàn)象，提出了提高復位設計可靠性的4種方法，包括清除復位信號上的毛刺、異步復位同步釋放、采用專用全局異步復位/置位資源和采用內(nèi)部復位。上述方法可有效提高FPGA復位的可靠性。　　對FPGA芯片而言，在給芯片加電工作前，芯片內(nèi)部各個節(jié)點電位的變化情況均不確定、不可控，而這種不確定且不可控的情況會使芯片在上電后的工作狀態(tài)出現(xiàn)錯誤。因此，在FPGA的設計中，為保證系統(tǒng)能可靠進進入工作狀態(tài)，以及避免對FPGA輸
關(guān)鍵字： FPGA 異步復位異步復位

基于Nios Ⅱ嵌入式軟核多處理器系統(tǒng)研究

　　0 引言　　基于SoPC 技術(shù)開發(fā)的嵌入式Nios Ⅱ軟核多處理器系統(tǒng)具有可自主設計，重構(gòu)性好，軟硬件裁剪容易，系統(tǒng)擴充升級方便，能兼顧性能、體積、功耗、成本、可靠性等方面的要求。研發(fā)嵌入式Nios Ⅱ軟核多處理器系統(tǒng)，是提高嵌入式系統(tǒng)性價比和實用性一種有效途徑。　　1 片上Nios Ⅱ嵌入式軟核多處理器系統(tǒng) 　　嵌入式系統(tǒng)的核心是RISC 處理器，具有代表性的RISC軟核處理器是Nios Ⅱ處理器。軟核處理器是指用編程的方法生成的處理器。是一種將硬件邏輯、智能算法、硬件描述語言和編程有機的
關(guān)鍵字： FPGA Nios Ⅱ SoPC

美高森美SmartFusion2和IGLOO2產(chǎn)品系列成為PLD行業(yè)唯一首先成功完成

　　致力于提供功耗、安全、可靠與高性能半導體技術(shù)方案的領先供應商美高森美公司(Microsemi Corporation) 宣布SmartFusion®2 SoC FPGA和 IGLOO®2 FPGA產(chǎn)品系列是唯一首先成功完成美國國家安全局(NSA)信息安全保障局(IAD)安全實施指南(SIG)文件的FPGA器件。　　NSA IAD 設立這一過程，旨為提供與一套信息保障 (IA) 系統(tǒng)使用模型最具相關(guān)性的設計和數(shù)據(jù)安全特性概述，并包括了用于基于合適用戶場景的安全條例指南。通過清楚的Sm
關(guān)鍵字：美高森美 FPGA SoC

美高森美新增Cryptography Research的差分功率分析專利許可

　　致力于提供功耗、安全、可靠與高性能半導體技術(shù)方案的領先供應商美高森美公司(Microsemi Corporation) 宣布已從Rambus公司屬下Cryptography Research獲得其現(xiàn)有差分功率分析(Differential Power Analysis, DPA)專利許可的延期，這項專利許可延期可讓美高森美繼續(xù)使用Cryptography Research專利的突破性DPA對策產(chǎn)品組合，提供業(yè)界領先的第三方處理器和FPGA安全啟動解決方案。　　美高森美是目前擁有使用DPA對策專利許
關(guān)鍵字：美高森美差分功率分析 FPGA

基于立體封裝技術(shù)的復合電子系統(tǒng)模塊應用

　　摘要：本文在SIP立體封裝技術(shù)的基礎上，設計了基于DSP、FPGA的復合電子系統(tǒng)模塊。重點介紹了模塊的功能構(gòu)成及模塊接口應用，為基于SIP小型化封裝的復合電子系統(tǒng)(功能可訂制)提供應用基礎。　　引言　　隨著電子技術(shù)的發(fā)展對系統(tǒng)模塊小型化高可靠性提出了更高的要求。復合電子系統(tǒng)模塊是歐比特公司推出的一款SIP模塊，其將特定(可定制)的電子系統(tǒng)功能模塊采用立體封裝技術(shù)制作而成。本文介紹了基于DSP、FPGA的復合電子系統(tǒng)模塊OBT-MCES-01的功能構(gòu)成以及應用方法。　　1 SIP簡介　　
關(guān)鍵字：復合電子系統(tǒng) DSP FPGA ADC DAC RS422 CAN 201409

基于FPGA和Qt技術(shù)的音頻廣播系統(tǒng)

　　摘要：介紹了一種使用Altera DE2開發(fā)板以及Qt技術(shù)實現(xiàn)的定時音頻廣播系統(tǒng)。該系統(tǒng)使用C/S架構(gòu)，使用跨平臺Qt技術(shù)在Ubuntu系統(tǒng)平臺下建立起服務器程序，用于管理所有在線的DE2音頻播放終端，使用Sqlite輕量級數(shù)據(jù)庫進行數(shù)據(jù)存儲。通過基于Nios II實現(xiàn)的軟核進行外圍設備的管理，并播放位于SD卡中的音頻文件。　　引言　　隨著數(shù)字和網(wǎng)絡等技術(shù)的發(fā)展，廣播技術(shù)已經(jīng)呈現(xiàn)出越來越多元化的趨勢，其最主要的趨勢便是從模擬到數(shù)字的轉(zhuǎn)化。從宏觀來說，廣播技術(shù)大體上可以分為三類：傳統(tǒng)公共廣播系統(tǒng)
關(guān)鍵字： FPGA 揚聲器 SD卡 UDP Qt 201409

緊湊的四輸出降壓型穩(wěn)壓器解決方案加速采用數(shù)字內(nèi)窺鏡

　　摘要：目前的內(nèi)窺鏡發(fā)展趨勢推進了數(shù)字成像方法的采用。不過，這需要多種數(shù)字處理器處理和分配圖像數(shù)據(jù)。另外還出現(xiàn)了新的設計挑戰(zhàn)，即如何將所有電子組件及有關(guān)電源穩(wěn)壓器放進與以前安裝的內(nèi)窺鏡攝像機控制單元 (CCU) 大小相同的空間中，以最大限度地減小安裝和采用成本。　　1 內(nèi)窺鏡發(fā)展歷史　　大多數(shù)歷史學家都認為，Bozzini 的 Lichleiter 是第一個與我們今天所知的內(nèi)窺鏡相似的設備。該設備于 19 世紀初發(fā)明，它很不靈活，用傾斜的鏡子將圖像投射到醫(yī)生眼中，只用一根蠟燭照明，圖像質(zhì)量很差。
關(guān)鍵字：穩(wěn)壓器內(nèi)窺鏡 CMOS FPGA LTM4644 201409

多參數(shù)室內(nèi)環(huán)境智能監(jiān)測系統(tǒng)設計

　　摘要：針對室內(nèi)環(huán)境質(zhì)量與人們的健康和工作效率密切相關(guān)的情況，設計了一種多參數(shù)多采集點室內(nèi)環(huán)境監(jiān)測系統(tǒng)。系統(tǒng)硬件主要包括單片機系統(tǒng)、FPGA數(shù)據(jù)采集電路、傳感器信號調(diào)理電路等。軟件包括單片機硬件驅(qū)動程序、FPGA數(shù)字邏輯設計和基于VB的上位機應用程序。實驗結(jié)果表明：系統(tǒng)工作穩(wěn)定，誤差在設計允許范圍內(nèi)。　　引言　　隨著經(jīng)濟持續(xù)快速發(fā)展，人們的生活水平不斷提高，對各種室內(nèi)環(huán)境的要求也越來越高。傳統(tǒng)的室內(nèi)環(huán)境監(jiān)測設備實時性差、精度低、體積大、功耗大，難以適應現(xiàn)代經(jīng)濟發(fā)展的要求。基于以上背景，本文設計了
關(guān)鍵字： FPGA 單片機監(jiān)測系統(tǒng) 傳感器 STC89C52 RAM 201409

Altera發(fā)布Quartus II軟件Arria 10版v14.0

　　Altera公司今天發(fā)布Quartus® II軟件Arria® 10版v14.0——業(yè)界最先進的20 nm FPGA和SoC設計環(huán)境。Altera成熟可靠的Quartus II軟件編譯時間是業(yè)界最短的，支持性能最高的20 nm FPGA和SoC設計。客戶可以使用這一最新版軟件所包含的全系列20 nm優(yōu)化IP內(nèi)核，進一步加速其Arria 10 FPGA和SoC設計。　　Altera的20 nm設計工具提供業(yè)界最先進的算法，其結(jié)果質(zhì)量最好。與最相近競爭20 nm
關(guān)鍵字： Altera Quartus II FPGA

美高森美新型Libero SoC v11.4軟件改善運行時間高達35%，顯著提升FPGA設計生產(chǎn)率

　　致力于提供功耗、安全、可靠與高性能半導體技術(shù)方案的領先供應商美高森美公司(Microsemi Corporation) 宣布推出最新11.4版本Libero系統(tǒng)級芯片(SoC)綜合設計軟件，用于開發(fā)美高森美最新一代FPGA產(chǎn)品。　　美高森美新型Libero SoC v11.4用于獲獎的SmartFusion2™ SoC FPGA和IGLOO2™ FPGA，改善設計流程運行時間多達35%。新產(chǎn)品還提供了更高的設計效率，具有改善的SmartDesign圖形設計畫布、改善的文本編
關(guān)鍵字：美高森 Libero SoC FPGA

基于ARM+FPGA的大屏幕顯示器控制系統(tǒng)設計

　　0 前言　　隨著計算機和半導體技術(shù)的發(fā)展，LED大屏幕顯示系統(tǒng)成為集計算機控制、視頻、光電子、微電子、通信、數(shù)字圖像處理技術(shù)為一體的顯示設備。目前LED大屏幕顯示器向更高亮度、更高耐氣候性、更高的發(fā)光均勻性、更大屏幕化、更高的可靠性方向發(fā)展。LED顯示屏產(chǎn)業(yè)正成為我國電子信息產(chǎn)業(yè)的重要組成部分。大屏幕顯示技術(shù)的發(fā)展進步，需要處理的數(shù)據(jù)量大大增加，系統(tǒng)的頻率越來越高，系統(tǒng)的規(guī)模越來越大，對顯示控制系統(tǒng)的要求不斷提高。以往的LED大屏幕顯示系統(tǒng)用中小規(guī)模集成電路實現(xiàn)，系統(tǒng)體積較大、調(diào)試困難、不易修改。
關(guān)鍵字： ARM FPGA PLD

FPGA研發(fā)之道—總線

　　如果設計中有多個模塊，每個模塊內(nèi)部有許多寄存器或者存儲塊需要配置或者提供讀出那么實現(xiàn)方式有多種，主要如下：　　實現(xiàn)方式一：可以在模塊頂部將所有寄存器引出，提供統(tǒng)一的模塊進行配置和讀出。這種方式簡單是簡單，但是頂層連接工作量較大，并且如果配置個數(shù)較多，導致頂層中寄存器的數(shù)目也會較多。　　實現(xiàn)方式二：通過總線進行連接，為每個模塊分配一個地址范圍。這樣寄存器等擴展就可以在模塊內(nèi)部進行擴展，而不用再頂層進行過多的頂層互聯(lián)。如下圖所示：　　　　那如果進行總線的選擇，那么有一種
關(guān)鍵字： FPGA AVALON-MM AVALON-ST

基于FPGA的任意分頻器設計

　　1、前言　　分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(huán)(如Altera的PLL，Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設計，但是，對于時鐘要求不太嚴格的設計，通過自主設計進行時鐘分頻的實現(xiàn)方法仍然非常流行。首先這種方法可以節(jié)省鎖相環(huán)資源，再者這種方式只消耗不多的邏輯單元就可以達到對時鐘的操作目的。　　2、整數(shù)倍分頻器的設計　　2.1 偶數(shù)倍分頻　　偶數(shù)倍分頻器的實現(xiàn)非常簡單，只需要一個計數(shù)器進行計數(shù)就能實現(xiàn)。如需要N分頻
關(guān)鍵字： FPGA 分頻器 PLL

FPGA設計：時序就是全部

　　當你的FPGA設計不能滿足時序要求時，原因也許并不明顯。解決方案不僅僅依賴于使用FPGA的實現(xiàn)工具來優(yōu)化設計從而滿足時序要求，也需要設計者具有明確目標和診斷/隔離時序問題的能力。設計者現(xiàn)在有一些小技巧和幫助來設置時鐘;使用像Synopsys Synplify Premier一樣的工具正確地設置時序約束;然后調(diào)整參數(shù)使之滿足賽靈思FPGA設計性能的目標。　　會有來自不同角度的挑戰(zhàn)，包括：　　● 更好的設計計劃，例如完整的和精確的時序約束和時鐘規(guī)范　　● 節(jié)約時間的設計技術(shù)，例如為更好的性能結(jié)
關(guān)鍵字： FPGA Synplify 時序

共6764條 153/451 |‹ « 151 152 153 154 155 156 157 158 159 160 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應用，容量中等，性能可以滿足一般的邏輯設計要求，如Spartan系列；還有一種側(cè)重于高性能應用，容量大，性能能滿足各類高端應用，如Virtex系列，用戶可以根據(jù)自己實際應用要求進行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細 ]