xilinx fpga 文章進(jìn)入xilinx fpga技術(shù)社區(qū)

當(dāng)FPGA越來越像SoC，F(xiàn)PGA跟ASIC還有啥區(qū)別

在需要靈活性的應(yīng)用、不斷將可編程邏輯和硬線邏輯結(jié)合在一起的系統(tǒng)架構(gòu)以及適用于兩者的工具的推動下，ASIC和FPGA之間的界限正在變得日益模糊。
關(guān)鍵字： FPGA ASIC

一文讀懂嵌入式FPGA

　　嵌入式FPGA(eFPGA)是指將一個或多個FPGA以IP的形式嵌入ASIC，ASSP或SoC等芯片中?！　Q句話說，eFPGA是一種數(shù)字可重構(gòu)結(jié)構(gòu)，由可編程互連中的可編程邏輯組成，通常表現(xiàn)為矩形陣列，數(shù)據(jù)輸入和輸出位于邊緣周圍。 eFPGA通常具有數(shù)百或數(shù)千個輸入和輸出，可連接到總線、數(shù)據(jù)路徑、控制路徑、GPIO、PHY或任何需要的器件?！　∷衑FPGA都將查找表(LUT)作為基本構(gòu)建模塊。 LUT有N個輸入選擇一個小表，其輸出表示N個輸入的任何需要的布爾函數(shù)。有些eFPGA LUT有四個輸入，
關(guān)鍵字：嵌入式 FPGA

基于ADV212的無人機(jī)遙感紅外視頻壓縮系統(tǒng)設(shè)計　

針對無人機(jī)遙感紅外相機(jī)傳輸視頻實時性以及機(jī)載存儲空間有限等問題，提出了一種FPGA結(jié)合專用芯片ADV212的視頻壓縮處理方案，該方案可對720×576分辨率的紅外視頻進(jìn)行實時壓縮并可通過串口接收外部命令調(diào)整視頻壓縮比，F(xiàn)PGA配置ADV212初始化以及接收ADV212壓縮后的視頻數(shù)據(jù)，數(shù)據(jù)經(jīng)過FPGA處理后傳輸?shù)綑C(jī)載收發(fā)信機(jī)并傳回地面設(shè)備。測試結(jié)果表明，系統(tǒng)工作穩(wěn)定可控，視頻壓縮實時性強(qiáng)，可廣泛應(yīng)用于無人機(jī)遙感領(lǐng)域。
關(guān)鍵字：無人機(jī) FPGA ADV212 視頻壓縮 201806

低功耗FPGA讓傳感器“耍小聰明”

　　網(wǎng)絡(luò)邊緣計算革命蓄勢待發(fā)，不過，只有具備AI系統(tǒng)專長的開發(fā)人員方可駕輕就熟。隨著用戶尋求更高級別的智能，對于靠近IoT(物聯(lián)網(wǎng))數(shù)據(jù)源的低功耗推理的需求將與日俱增。這些傳感器端尤其是超低功耗的傳感器端如何實現(xiàn)人工智能?　　近日，萊迪思半導(dǎo)體公司推出了超低功耗 Lattice SensAI。公司亞太區(qū)資深事業(yè)發(fā)展經(jīng)理陳英仁先生稱其低功耗FPGA將與MCU(微控制器)競爭，主攻低功耗、對計算精度要求不是那么高、低成本、小尺寸的嵌入式AI市場?！　∧男﹫鼍靶枰獋鞲衅鳌八Ｐ÷斆鳌?　　如果說控制是rule d
關(guān)鍵字： FPGA 傳感器

加速實現(xiàn)網(wǎng)絡(luò)邊緣低功耗人工智能應(yīng)用

　　架構(gòu)轉(zhuǎn)變和網(wǎng)絡(luò)邊緣日益增長的智能需求　　自第一臺電腦發(fā)明以來，尋求最理想系統(tǒng)架構(gòu)的路途始終充滿坎坷。從計算發(fā)展史中可以看出，系統(tǒng)架構(gòu)始終在計算資源遠(yuǎn)離用戶的集中式架構(gòu)和處理資源靠近用戶的分布式架構(gòu)之間反復(fù)搖擺。曾于20世紀(jì)70年代和80年代流行的基于服務(wù)器的方案則采用高度集中化的方法積蓄計算資源和存儲能力。但是這一理念很快在低成本個人電腦和互聯(lián)網(wǎng)快速發(fā)展的80和90年代衰落了。在這種新的架構(gòu)模式下，計算任務(wù)不斷向個人電腦傾斜。　　圍繞個人電腦構(gòu)建的高度分布式方案似乎無懈可擊，直到以智能手機(jī)、平板電腦和
關(guān)鍵字：邊緣計算 FPGA

80后工程師獨白：我的工程師生涯還要從紅白機(jī)中的PCB板說起

　　“夢想這東西和經(jīng)典一樣，永遠(yuǎn)不會因為時間而褪色，反而更顯珍貴!　　----獻(xiàn)給所有有夢想的人　　我是一個平凡的工程師，標(biāo)準(zhǔn)的80后，從事單片機(jī)及嵌入式相關(guān)工作已經(jīng)有幾年有余。每天忙忙碌碌，上班下班，既有做出產(chǎn)品時的開心，也有調(diào)試程序時的痛苦。一個平凡的人，做著一些平凡的事，每天過著平凡的生活?！　∮腥苏f做電子工程師是年輕人的活，過了30還不轉(zhuǎn)管理無論是體力上還是精力上都無法勝任了。這句話有一定的道理，但如果興趣依舊為何不繼續(xù)追尋自己的夢想呢?從小我就對機(jī)械、電子方面的東西感興趣。聽父母說，每次買回的玩
關(guān)鍵字： Linux FPGA

高云半導(dǎo)體設(shè)立北美銷售辦事處加速拓展美洲業(yè)務(wù)

　　美國加州圣何塞，2018年5月21日，國內(nèi)領(lǐng)先的低功耗、小封裝和性能驅(qū)動的現(xiàn)場可編程邏輯器件(FPGA)供應(yīng)商廣東高云半導(dǎo)體科技股份有限公司(如下簡稱“高云半導(dǎo)體”)，近日宣布在硅谷設(shè)立北美銷售辦事處，以順應(yīng)北美地區(qū)在消費電子、通信、工業(yè)、汽車電子和醫(yī)療領(lǐng)域?qū)PGA持續(xù)快速增長的市場需求，加速高云半導(dǎo)體在美洲地區(qū)的市場拓展與銷售增長?！　〈送猓咴瓢雽?dǎo)體還與Fahrner-Miller Associates簽署協(xié)議，這家具有代表性的電子制造商將推進(jìn)高云半導(dǎo)體在加利福尼亞北部和內(nèi)華達(dá)北部FPGA產(chǎn)品線
關(guān)鍵字：高云半導(dǎo)體 FPGA

英特爾 FPGA 助力 Microsoft Azure 人工智能

　　新特性：在近日舉行的 Microsoft Build 大會上，Microsoft推出了基于 Project Brainwave 的 Azure 機(jī)器學(xué)習(xí)硬件加速模型，并與 Microsoft Azure Machine Learning SDK 相集成以供預(yù)覽?？蛻艨梢允褂?Azure 大規(guī)模部署的英特爾? FPGA(現(xiàn)場可編程邏輯門陣列)技術(shù)，為其模型提供行業(yè)領(lǐng)先的人工智能 (AI) 推理性能?！　　白鳛橐患艺w技術(shù)提供商，我們通過與 Microsoft 密切合作為人工智能提供支持。人工智能適用于
關(guān)鍵字：英特爾 FPGA

解讀中國芯片真實水平，與世界頂尖差多少？

我國缺乏技術(shù)積累，沒有辦法很快趕上去。關(guān)鍵是缺乏這方面的人才，很多時候，人才靠錢來挖都是挖不到的。
關(guān)鍵字：芯片 FPGA

中國萬能芯片獲突破可用于相控陣?yán)走_(dá) 打破西方壟斷

本次中國電子和中國電科在FPGA上取得的成績，則充分說明了，自主研發(fā)的路是完全能夠走通的。
關(guān)鍵字： FPGA 相控陣?yán)走_(dá)

在FPGA的編程語言里，這是你最容易犯的錯誤

　　我知道，我對與電子有關(guān)的所有事情都很著迷，但不論從哪個角度看，今天的現(xiàn)場可編程門陣列(FPGA)，都顯得“鶴立雞群”，真是非常棒的器件。如果在這個智能時代，在這個領(lǐng)域，想擁有一技之長的你還沒有關(guān)注FPGA，那么世界將拋棄你，時代將拋棄你。本公眾號作者ALIFPGA，多年FPGA開發(fā)經(jīng)驗，所有文章皆為多年學(xué)習(xí)和工作經(jīng)驗之總結(jié)。　　邏輯寫多了，有時候一些基本的錯誤忘了避免了?！　∽蛱煸O(shè)計邏輯的時候就不小心觸雷了，有個信號有激勵沒響應(yīng)，后來看了時序報告，有這么一句話?！　?nbsp; &nbs
關(guān)鍵字： FPGA

FPGA的圖像處理是怎么做到的？

　　基于軟件的圖像處理方法存在著一些局限性，尤其是計算速度和算法效率方面。所以大家很自然的就想到了FPGA作為嵌入式圖像應(yīng)用的平臺。許多圖像處理本身就是并行計算的，并且FPGA的編程硬件，本質(zhì)上也是并行的。但是利用FPGA硬件進(jìn)行圖像處理存在很多的困難，需要學(xué)到很多的技巧。下面我介紹兩幾種比較基礎(chǔ)的圖像處理算法思想?！　畏鶊D像的點操作是圖像處理中最簡單的操作，輸出值只取決于輸入值，與位置無關(guān)，可以看作是一個函數(shù)的映射。從硬件實現(xiàn)的角度來說，最簡單的方式就是通過一個實現(xiàn)函數(shù)的模塊對輸入的每個像素進(jìn)行依次處
關(guān)鍵字： FPGA 圖像處理

工程師設(shè)計經(jīng)驗分享：畫FPGA開發(fā)板所犯的那些錯誤

　　畫FPGA開發(fā)板所犯的那些錯誤，小編這里先截下我最初畫這個開發(fā)板的一張“慘不忍睹”的PCB讓大家看看?！　op Layer如圖：　　　　Bottom Layer如圖：　　　　第一遍畫的時候，想“速戰(zhàn)速決”把它畫完，草草了事，但是等全部布線完以后卻發(fā)現(xiàn)這里面的錯誤實在是太多了，我覺得最核心的錯誤就是一開始就沒有注意整個系統(tǒng)各個元器件的布局，從而導(dǎo)致了“災(zāi)難”的發(fā)生，后來的布線也就非常困難。大家很容易可以
關(guān)鍵字： FPGA Layer

CAST和Achronix使用無損壓縮IP支持從數(shù)據(jù)中心到邊緣的數(shù)據(jù)處理

　　基于現(xiàn)場可編程門陣列(FPGA)的硬件加速器器件及嵌入式FPGA(eFPGA)領(lǐng)域內(nèi)領(lǐng)導(dǎo)性企業(yè)Achronix半導(dǎo)體公司(Achronix Semiconductor Corporation)日前宣布：與專注于為電子系統(tǒng)設(shè)計人員提供半導(dǎo)體IP的半導(dǎo)體知識產(chǎn)權(quán)公司CAST Incorporated達(dá)成合作;CAST的高性能無損壓縮IP已經(jīng)被植入，以支持Achronix 的FPGA產(chǎn)品組合，用來完成數(shù)據(jù)中心和移動邊緣間數(shù)據(jù)傳輸?shù)母咝幚??！　AST為Deflate
關(guān)鍵字： CAST FPGA

FPGA學(xué)習(xí)：PLL分頻計數(shù)的LED閃爍實例

　　如圖8.17所示，本實例將用到FPGA內(nèi)部的PLL資源，輸入FPGA引腳上的25MHz時鐘，配置PLL使其輸出4路分別為12.5MHz、25MHz、50MHz和100MHz的時鐘信號，這4路時鐘信號又分別驅(qū)動4個不同位寬的計數(shù)器不停的計數(shù)工作，這些計數(shù)器的最高位最終輸出用于控制4個不同的LED亮滅。由于這4個時鐘頻率都有一定的倍數(shù)關(guān)系，所以我們也很容易通過調(diào)整合理的計數(shù)器位寬，達(dá)到4個LED閃爍一致的控制。　　　　cy4.v模塊代碼解析　　先來看cy4.v模塊的
關(guān)鍵字： FPGA PLL

共6764條 39/451 |‹ « 37 38 39 40 41 42 43 44 45 46 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實際應(yīng)用要求進(jìn)行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細(xì) ]