新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 市場分析 > 市場需求推動FPGA、CPU、DSP走向融合

市場需求推動FPGA、CPU、DSP走向融合

—— 市場需要低成本低功耗小尺寸處理器
作者: 時間:2011-03-10 來源:技術(shù)在線 收藏

  除英特爾采用自己的凌動可配置處理器外,上述幾家廠商均選擇了ARM處理器架構(gòu)。賽靈思的VinRatford及Altera產(chǎn)品和企業(yè)市場副總裁VinceHu一致給出了如下幾點理由:ARM處理器架構(gòu)在全球范圍內(nèi)具有成熟的互聯(lián)社區(qū)生態(tài)環(huán)境,200多家芯片合作伙伴以及500多家許可證持有者;完善的操作系統(tǒng)支持;豐富的IP庫。

本文引用地址:http://butianyuan.cn/article/117590.htm

  值得注意的是,已被英特爾收購的風河系統(tǒng)表示,將與賽靈思合作提供基于ARM處理器架構(gòu)的可配置軟/硬件平臺。這對于嵌入式領(lǐng)域兩個冤家——英特爾和ARM的初期競爭,似乎體現(xiàn)出某些“你中有我,我中有你”的狀態(tài)。ARM似乎對這種情況無所謂,畢竟受到支持的廠商越多越好。但作為風河的東家,英特爾可能更多的是無奈。不過在商言商,現(xiàn)階段也只能坦然面對。

  CPU+的并行處理將大行其道

  目前,嵌入式系統(tǒng)設(shè)計中存在下述一些問題:IP復(fù)用;總體成本和占板面積;工藝;一味提高處理器時鐘速率,會使功耗大幅增加及散熱惡化,并增加設(shè)計人員解決這些問題的時間和系統(tǒng)成本;與CPU之間的信號傳輸時延較大。

  不過,CPU+的SoC方案現(xiàn)已解決了IP復(fù)用問題,高集成度也降低了系統(tǒng)總體成本、占板面積和功耗。賽靈思和Altera除自身的接口技術(shù)外,都采用了ARM的AMBAAXI總線,使時延達到了ns級。今后,多核與硬件協(xié)處理器的大規(guī)模并行處理技術(shù)將大行其道。

  還有,賽靈思和Altera除了利用ARM的生態(tài)系統(tǒng),還都在努力擴大自己的合作伙伴范圍,以吸引更多的設(shè)計人員。

  Altera軟件、嵌入式和營銷高級總監(jiān)ChrisBalough表示:“生產(chǎn)商、用戶和輔助支撐系統(tǒng)在產(chǎn)品上彼此之間會有影響時,就會出現(xiàn)平臺效應(yīng)?;驹硎?,某一種產(chǎn)品或標準的應(yīng)用越多,它在用戶基礎(chǔ)和輔助支撐系統(tǒng)中的價值就越高。結(jié)果,用戶基礎(chǔ)和輔助支撐系統(tǒng)就會在這種技術(shù)上加大投入,從而吸引更多的應(yīng)用,產(chǎn)生一種自我增強的良性循環(huán)。SoCFPGA極有可能看到這種平臺效應(yīng)。隨著SoCFPGA的不斷發(fā)展,用戶將非常愿意重新使用他們在多種系統(tǒng)中用過的FPGAIP和設(shè)計軟件。”

  FPGA與的融合與競爭

  另外,對于串行結(jié)構(gòu)出身的和并行結(jié)構(gòu)出身的FPGA,兩種技術(shù)目前都在利用自身的優(yōu)勢開發(fā)新工藝和架構(gòu),以滿足新應(yīng)用的需求。例如,TI和飛思卡爾不久前針對3G/LTE多標準無線基站應(yīng)用,各自開發(fā)了采用不同技術(shù)將CPU、FPGA、ASIC和DSP功能集成在SoC內(nèi)的方案。而CPU+FPGA+DSP的SoC技術(shù)現(xiàn)在也能提供更多的GMACs執(zhí)行無線DSP算法了。


上一頁 1 2 下一頁

關(guān)鍵詞: FPGA DSP

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉