賽靈思SSI技術(shù)為FPGA帶來(lái)全新密度、帶寬和功耗優(yōu)勢(shì)

　　將堆疊硅片互聯(lián)技術(shù)投入生產(chǎn)

　　結(jié)合使用硅通孔技術(shù)與受控的塌落芯片連接 (C4) 焊錫凸塊，賽靈思得以將 FPGA/中介層堆疊用倒裝片組裝技術(shù)貼裝到高性能封裝基片上(如圖6 所示)。這種大節(jié)距硅通孔為并行和串行 I/O，電源/接地、時(shí)鐘、配置信號(hào)等提供了封裝和 FPGA 之間的連接。

　　圖 6：封裝基片

　　由多項(xiàng)正在申請(qǐng)專利的創(chuàng)新堆疊硅片互聯(lián)技術(shù)能夠通過(guò)超過(guò) 10,000 個(gè)器件規(guī)模的連接提供每秒數(shù) Tb 的芯片間帶寬，足以滿足最復(fù)雜的多芯片設(shè)計(jì)需求。賽靈思采用該新技術(shù)開(kāi)發(fā)的 Virtex®-7 FPGA 系列具有無(wú)與倫比的功能，其中包括：200 萬(wàn)個(gè)邏輯單元、65 Mb block RAM、2,375 GMACS 的 DSP 性能(4,750 GMACS 用于對(duì)稱濾波器)、1,200個(gè)支持1.6Gb/s LVDS并行接口的 SelectIO 引腳、以及72個(gè)能夠提供 1,886Gb/S 雙向總帶寬的串行收發(fā)器。

　　將堆疊硅片互聯(lián)技術(shù)投入生產(chǎn)

　　賽靈思在采用堆疊硅片互聯(lián)技術(shù)開(kāi)發(fā) FPGA 的開(kāi)發(fā)策略是從廣泛建模以及一系列用于設(shè)計(jì)實(shí)現(xiàn)、可制造性驗(yàn)證和可靠性評(píng)估的測(cè)試器件(或測(cè)試平臺(tái))的創(chuàng)建開(kāi)始的。

　　應(yīng)力仿真模型還顯示出堆疊硅片技術(shù)的另一項(xiàng)優(yōu)勢(shì)。與單片解決方案相比，硅中介層起到了緩沖作用，降低了低介電電介質(zhì)應(yīng)力，并提升了 C4 凸塊的可靠性。

　　對(duì)堆疊芯片進(jìn)行的廣泛的熱效應(yīng)仿真顯示，采用堆疊硅片互聯(lián)技術(shù)的器件的熱性能可與單片器件相媲美。

　　經(jīng)過(guò)與業(yè)界領(lǐng)先的供應(yīng)商五年多的共同研發(fā)，以及在一系列多種測(cè)試平臺(tái)上的廣泛測(cè)試，賽靈思首批采用堆疊硅片互聯(lián)技術(shù)的 FPGA可以 順利走向量產(chǎn)。這些測(cè)試平臺(tái)主要用于工藝模塊開(kāi)發(fā)與集成、可靠性評(píng)估、供應(yīng)鏈確認(rèn)、設(shè)計(jì)實(shí)現(xiàn)、中介層裸晶良品測(cè)試 (KGD) 以及微凸塊電遷移 (EM) 規(guī)則驗(yàn)證等。

　　迄今為止，通過(guò)測(cè)試平臺(tái)成功完成的可靠性測(cè)試包括：

• 　　硅通孔、C4 焊球和中介層互聯(lián)通過(guò)了 1000 個(gè)周期的封裝級(jí)和晶圓級(jí) Cycle B溫度 測(cè)試;
• 　　微凸塊結(jié)點(diǎn)通過(guò)了 1000 小時(shí)的高溫存儲(chǔ)測(cè)試;
• 　　測(cè)試結(jié)果顯示微凸塊結(jié)點(diǎn)的電遷移累積密度函數(shù) (CDF) 為 0.1%。

　　賽靈思擁有穩(wěn)健可靠的技術(shù)供應(yīng)鏈，為生產(chǎn)業(yè)界首批采用堆疊硅片互聯(lián)技術(shù)的 FPGA 做好了充分準(zhǔn)備。TSMC、Ibiden、等相關(guān)合作伙伴將充分利用他們的資源和技術(shù)專長(zhǎng)，共同生產(chǎn) 28nm FPGA 和 65nm 硅中介層、互聯(lián)層、微凸塊、C4焊球和封裝基片，并進(jìn)行晶圓減薄、芯片分離、疊層芯片連接和封裝組裝等工序。