新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 相變化內(nèi)存原理分析及設(shè)計(jì)使用技巧

相變化內(nèi)存原理分析及設(shè)計(jì)使用技巧

作者: 時(shí)間:2010-11-04 來(lái)源:網(wǎng)絡(luò) 收藏

  相的讀寫(xiě)速度可媲美閃存,將來(lái)會(huì)接近DRAM的速度。從系統(tǒng)架構(gòu)角度看,相的優(yōu)點(diǎn)是沒(méi)有擦除過(guò)程,每個(gè)位都可以隨時(shí)單獨(dú)置位或復(fù)位,不會(huì)影響其它的數(shù)據(jù)位,這一點(diǎn)突破了NAND和NOR閃存的區(qū)塊擦除限制。

  芯片價(jià)格取決于制造成本,Objective Analysis估計(jì)。相內(nèi)存制造商將會(huì)把制造成本逐步降至競(jìng)爭(zhēng)技術(shù)的水平。相變化內(nèi)存的每gigabyte價(jià)格是DRAM的大約25倍,但相變化內(nèi)存的儲(chǔ)存單元比最先進(jìn)的DARM的儲(chǔ)存單元更小,所以一旦工藝和芯片達(dá)到DRAM的水平時(shí),相變化內(nèi)存的制造成本將能夠降到DRAM成本之下。

  隨著工藝技術(shù)節(jié)點(diǎn)和晶圓直徑達(dá)到DRAM的水平,芯片產(chǎn)量足以影響規(guī)模經(jīng)濟(jì)效益,預(yù)計(jì)到2015至2016年,相變化內(nèi)存的每GB(gigabyte)價(jià)格將低于DRAM的平均價(jià)格。雖然相變化內(nèi)存向多層單元(multi-level cells)進(jìn)化,該技術(shù)制造成本將會(huì)降至DRAM價(jià)格的二分之一以下,從而成為繼NAND之后第二個(gè)成本最低的技術(shù)。再早關(guān)注相變化內(nèi)存技術(shù)也不算早。我們知道閃存正在接近其不可避免的技術(shù)升級(jí)的極限,相變化內(nèi)存等技術(shù)必將取而代之。相變化內(nèi)存廠商透露,在2015年左右,這項(xiàng)技術(shù)的價(jià)格將會(huì)與DRAM的價(jià)格持平,屆時(shí)相變化內(nèi)存將開(kāi)啟一個(gè)全新的內(nèi)存系統(tǒng)思維方式。


上一頁(yè) 1 2 3 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉