FIFO芯片IDT72V3680的功能特點(diǎn)及應(yīng)用

　?。?）加載操作

　　當(dāng)置高時(shí)，可以采用串行的方式加載可編程標(biāo)志位以生效偏置值；而當(dāng)其置低時(shí)，則采用并行方式加載。讀出這些偏置值時(shí)，只能采用并行方式。加載和讀出偏置值的操作既可以被中斷以執(zhí)行普通數(shù)據(jù)的讀寫操作，也可以在主復(fù)位時(shí)通過(guò)FSL1、FSL0選擇缺省的8種偏置值。

　?。?）PAE、

　　幾乎空/滿標(biāo)志可由PFM引腳輸入并將其設(shè)定為同步或異步模式操作。在異步操作時(shí)，幾乎空標(biāo)高速大深度新型FIFO存儲(chǔ)器IDT72V3680的應(yīng)用志位電平在RCLK的上升沿降低，而在WCLK的上升沿電平升高；對(duì)于幾乎滿標(biāo)志位，在WCLK的上升沿電平降低，而在RCLK的上升沿電平升高。在同步操作時(shí)，幾乎空標(biāo)志位只能隨讀時(shí)鐘上升沿跳變，幾乎滿標(biāo)志位只能隨寫時(shí)鐘上升沿跳變。

　?。?）讀寫操作

　　讀寫操作可以通過(guò)異步讀寫引腳將讀寫操作設(shè)定為同步或異步方式。對(duì)于異步讀寫操作，芯片不能在FWFT模式下工作。

3 FIFO在高速數(shù)據(jù)傳輸系統(tǒng)中的應(yīng)用

　　筆者所研究的高速數(shù)據(jù)傳輸系統(tǒng)是針對(duì)大容量的視頻數(shù)據(jù)的壓縮和解壓縮性能研制的測(cè)試設(shè)備，在測(cè)試前后，需要將大容量的視頻信號(hào)數(shù)據(jù)流從高檔服務(wù)器中通過(guò)PCI接口讀出或?qū)懭耄到y(tǒng)所要求達(dá)到的指標(biāo)是數(shù)據(jù)傳輸速率為62．5M字節(jié)／秒。PCI總線是高速端口，采用PCI總線進(jìn)行數(shù)據(jù)傳輸，還應(yīng)考慮到它與另一子系統(tǒng)間的數(shù)據(jù)傳輸協(xié)調(diào)及同步問(wèn)題。如果這一子系統(tǒng)速率較低，整個(gè)系統(tǒng)的速率也將降低，PCI總線的優(yōu)勢(shì)將不能發(fā)揮出來(lái)。而采用FIFO存儲(chǔ)器則不同，它不但提供了存儲(chǔ)空間作為數(shù)據(jù)的緩沖，而且還可以在兩個(gè)子系統(tǒng)之間提供一個(gè)“橡皮繃帶式”（有彈性）的存儲(chǔ)器，以使其在兩端速率不一致的情況下，仍然可以實(shí)現(xiàn)兩個(gè)子系統(tǒng)間的高速數(shù)據(jù)傳輸，而不需要解決相互同步和協(xié)調(diào)問(wèn)題。IDT72V3680的工作時(shí)鐘最高可達(dá)166MHz。

　　圖2是FIFO所在的接口卡的結(jié)構(gòu)框圖。在這個(gè)設(shè)計(jì)中，PCI總線接口卡用來(lái)進(jìn)行視頻信號(hào)的高速傳輸和接收。雙口存儲(chǔ)器FIFO則作為PCI總線主控和后續(xù)或前端數(shù)據(jù)處理電路（如分路器、壓縮、解壓縮等電路）之間的數(shù)據(jù)通道。由于PCI總線經(jīng)過(guò)PCI控制器轉(zhuǎn)換后的插卡總線仍為同步總線，所以使用同步器件最能發(fā)揮總線的傳輸效率。在設(shè)計(jì)中，要求系統(tǒng)輸出是8～12位長(zhǎng)度的字節(jié)輸出，而PCI總線的數(shù)據(jù)線輸出位數(shù)是32位，由于該種FIFO有靈活的字節(jié)寬度匹配設(shè)置，因而免去了在邏輯設(shè)計(jì)中加入字節(jié)轉(zhuǎn)換器的設(shè)計(jì)，這樣不僅簡(jiǎn)化了控制邏輯設(shè)計(jì)的復(fù)雜度，而且提高了系統(tǒng)的速度及穩(wěn)定性。該接口卡中的控制邏輯部分負(fù)責(zé)完成PCI9656的插卡總線和雙口存儲(chǔ)器之間的通信協(xié)議以及對(duì)前端或后端數(shù)據(jù)處理的傳輸控制。圖3是IDT72V3680單芯片配置信號(hào)框圖。

　　對(duì)FIFO芯片的時(shí)間運(yùn)行模式、可編程標(biāo)志位的時(shí)間模式、輸入／輸出字節(jié)寬度、缺省偏置值的選擇等均可由撥動(dòng)開關(guān)來(lái)設(shè)置；各標(biāo)志位信號(hào)輸出到控制邏輯可與前后端部分進(jìn)行消息傳遞；讀寫時(shí)鐘則由時(shí)鐘產(chǎn)生電路提供。

　　4 結(jié)論

　　應(yīng)用FIFO存儲(chǔ)芯片可用其內(nèi)部讀寫指針代替復(fù)雜的地址發(fā)生器，從而從硬件上簡(jiǎn)化了數(shù)據(jù)高速交換中與地址線相關(guān)的處理邏輯電路。高速FIFO存儲(chǔ)芯片在PCI總線插卡設(shè)計(jì)中的應(yīng)用能夠保證高速系統(tǒng)數(shù)據(jù)傳輸?shù)乃俣扰c效率。目前，F(xiàn)IFO芯片在眾多的數(shù)據(jù)傳輸處理領(lǐng)域已得到廣泛的應(yīng)用。另外，由于FIFO存儲(chǔ)芯片是成系列生產(chǎn)且功能相同，因此，隨著存儲(chǔ)容量的增加，外部引腳數(shù)不會(huì)增加，從而為以后系統(tǒng)的升級(jí)帶來(lái)了方便。