CMOS偽差分E類射頻功率放大器設(shè)計(jì)

摘要 分析了E類功放的非理想因素，其中著重分析寄生電感對系統(tǒng)性能的影響，采用偽差分E類功放結(jié)構(gòu)有效地抑制寄生電感的影響。最后基于理想的設(shè)計(jì)方程和Load Pull技術(shù)，采用0．18μmCMOS工藝，設(shè)計(jì)出高效率的差分E類功率放大器。在電源電壓1．8 V，溫度25℃，輸入信號(hào)O dBm條件下，具有最大輸出功率26．1 dBm，PAE為60．2％。
關(guān)鍵詞 偽差分E類；射頻功率放大器；Load pull技術(shù)；寄生電感；CMOS

E類功率放大器是一種高效率的功率放大器，在理想情況下，它可以達(dá)到100％的效率。在這種功率放大器中，功率管的驅(qū)動(dòng)電壓幅度必須足夠強(qiáng)，使得輸出功率管相當(dāng)于一個(gè)受控的開關(guān)，在完全導(dǎo)通(晶體管工作于線性區(qū))和完全截止(晶體管工作于截止區(qū))之間瞬時(shí)切換。由于流過理想開關(guān)的電流波形和開關(guān)上的電壓波形沒有重疊，理想開關(guān)不消耗功耗，電源提供的直流功耗都轉(zhuǎn)換為輸出功率，將達(dá)到100％的效率。
本文針對藍(lán)牙系統(tǒng)，設(shè)計(jì)時(shí)考慮寄生電感的影響，采用TSMC 0．18μm CMOS工藝設(shè)計(jì)出了一個(gè)差分E類功率放大器，有效地抑制了寄生電感對系統(tǒng)性能的影響，同時(shí)給出了設(shè)計(jì)方法和設(shè)計(jì)過程。

1 理想射頻E類功放工作原理及設(shè)計(jì)方程
晶體管E類功率放大器由單個(gè)晶體管和負(fù)載網(wǎng)絡(luò)等組成。在激勵(lì)信號(hào)作用下，晶體管工作在開關(guān)狀態(tài)。當(dāng)晶體管飽和導(dǎo)通時(shí)，漏端電壓波形由晶體管決定，即由晶體管的導(dǎo)通電阻決定。當(dāng)晶體管截至?xí)r，漏端電壓波形由負(fù)載網(wǎng)絡(luò)的瞬態(tài)響應(yīng)所決定。
E類功率放大器要保持高效率，其負(fù)載網(wǎng)絡(luò)的瞬態(tài)響應(yīng)必須滿足以下3個(gè)條件：(1)晶體管截至?xí)r，漏端電壓必須延遲到晶體管“開關(guān)”斷開后才開始上升。(2)晶體管導(dǎo)通時(shí)，漏端電壓必須為零。(3)晶體管飽和導(dǎo)通時(shí)，漏端電壓對時(shí)間的導(dǎo)數(shù)必須為零。
根據(jù)上述3點(diǎn)，具體分析E類功率放大器工作原理及其電路參數(shù)的計(jì)算。圖l為E類功率放大器的電路原理圖，其中Cd為MOS管寄生電容與片上電容的和，L1 為高頻扼流圈。L0，C0為串聯(lián)諧振網(wǎng)絡(luò)，Rload為等效負(fù)載。當(dāng)晶體管飽和導(dǎo)通時(shí)，漏端電壓為零，由于負(fù)載網(wǎng)絡(luò)的影響，電流Ld(ωt)有一個(gè)上升和下降的過程。當(dāng)晶體管截至?xí)r，漏端電壓則完全由負(fù)載網(wǎng)絡(luò)所決定。圖2所示為理想E類功放漏端電壓和電流時(shí)域波形，由圖可知所以Id(ωt)與 Vds(ωt)不同時(shí)出現(xiàn)，使放大器效率趨近于100％，該效率主要由負(fù)載網(wǎng)絡(luò)參數(shù)最佳設(shè)計(jì)來實(shí)現(xiàn)的。


由文獻(xiàn)可求得圖1所示電路中各個(gè)元件的值，即