視頻信號數(shù)字化光纖傳輸實驗裝置的研制

摘要：介紹了以FPGA為主控芯片，以光殲為通訊媒介的視頻信號數(shù)字通信實驗裝置的設計實現(xiàn)過程，并對電路各個模塊的功能及實現(xiàn)加以說明。電路在altium designer中設計完成，采用分模塊式的設計，思路靈活，結構清晰，易于實現(xiàn)。在QuartusⅡ環(huán)境下用VerilogHDL語言進行編程并對程序進行仿真。該裝置已做成了實物樣本，實驗使用表明：可以實現(xiàn)視頻信號的傳輸，達到設計提出的教學要求和實際效果。
關鍵詞：FPGA；視頻信號；光殲通信；VerilogHDL

光纖以其頻帶寬、容量大、衰減小等優(yōu)點給通信領域帶來的改革和創(chuàng)新，形成了一個新興產業(yè)。數(shù)字通信對比傳統(tǒng)的模擬通信有抗干擾能力強、適用范圍廣、保密性能強、易于集成、功能穩(wěn)定等優(yōu)點。數(shù)字光纖通信兼有兩者的優(yōu)點，必將成為通信領域的發(fā)展方向。
視頻信號的光纖傳輸有實時、準確、清晰的優(yōu)點。在實驗領域，可以快速準確地傳遞實驗圖像，給實驗者更可靠的信息。在監(jiān)控方面，可以實時傳遞監(jiān)控圖像，即節(jié)約成本，又有高的傳輸質量。因此，視頻信號的光纖傳輸?shù)难芯颗c實現(xiàn)，將方便人們的學習、工作和生活。
本文是針對普通工科類高校中，非通信與信息工程專業(yè)等學科，具有普及性實驗教學科目所研制的創(chuàng)新實驗教學儀器。該實驗儀器的推出，有利于幫助高等學?；A性學科實驗課程的提升，豐富與完善實驗課內容，使學生了解現(xiàn)代技術的發(fā)展與相關知識的掌握。

1 系統(tǒng)的硬件結構
整套裝置由兩大部分組成：光接收器和光發(fā)射器。兩者之間以光纖連接。光發(fā)射器與光接收囂的工作原理相互關聯(lián)，一個是另一個的逆過程；光發(fā)射器是將視頻的電信號轉變成光信號，光接收器是將光信號轉變成視頻的電信號。
光發(fā)射器由濾波放大、A／D轉換、控制部分、并／串轉換、電／光模塊部分組成。
光接收器由光／電轉換部分、串／并轉換、控制部分、D／A轉換、模擬信號放大部分組成。

2 系統(tǒng)電路設計
2．1 電源
整套裝置僅以7．5 V直流電源供電，內部集成電路需用到5V、1.5V、3．3V的電源。5V電源由L7805三態(tài)穩(wěn)壓電源提供，3.3V和1.5V分別由ASM117-3.3和ASM117-1.5提供。
2. 2 FPGA主控部分
電路采用型號為EPIC3144C8的FPGA為主控芯片，由32 MHz的晶振提供工作時鐘。芯片共有4個時鐘輸入端，選其一輸入晶振時鐘。由于FPGA各個模塊都用到，所以各個模塊都需要供電和接地。
FPGA內部有兩個鎖相環(huán)，可以進行分頻和倍頻，以得到不同的頻率。發(fā)射器中FPGA提供模數(shù)轉換芯片和并／串轉換芯片的時鐘并將模數(shù)轉換器輸出的八位數(shù)據(jù)編碼成十位數(shù)據(jù)傳送給并串轉換芯片，即完成8B10B編碼和數(shù)據(jù)傳輸。接收器中FPGA提供數(shù)模轉換器工作時鐘和串并轉換器的參考時鐘，并將串并轉換器輸出的十位數(shù)據(jù)解碼，還原為八位數(shù)據(jù)傳輸給數(shù)模轉換器。FPGA的功能由Verilog編程實現(xiàn)，程序采用AS(主動)配置方式下載到FPGA。
2．3 視頻信號的處理及采集
視頻信號經濾波、放大、同步分離，由模數(shù)轉換集成芯片采集轉換成數(shù)字信號。
2．3．1 濾波放大部分
在對視頻信號進行采樣時，當信號中含有大于二分之一的采樣頻率，如果采樣頻率不夠高，就會產生混疊信號?；殳B信號不能用數(shù)字濾波方法除去，需要用硬件濾波。A／D轉換的采樣頻率需要高于視頻信號最高頻率的2～10倍，為了在模數(shù)轉換階段不出現(xiàn)更高頻率，即不出現(xiàn)混疊干擾信號，濾波需在A／D轉換之前進行。根據(jù)所需視頻信號的帶寬以及抗混疊濾波所需要的特性，設計一個7級的低通濾波器，截止頻率為6 MHz，電路如圖1所示。

放大電路采用美國模擬器件公司出品的集成AD8042來實現(xiàn)。AD8042是一款功耗低、電壓反饋型的高速放大器。它具有單電源供電能力，其0．1BD增益平坦度為14 MHz，采用5 V電源時的差分增益和相位誤差分別為0．04％和0．06％。工作于5 V電源時，它具有160 MHz的帶寬。低失真和快速建立特性使得它可以用于緩沖單電源和高速數(shù)模轉換電路，電路如圖2所示。

圖中AD8042采用5 V電源供電，采用一級放大。