基于層次法實現(xiàn)EOS芯片的后端設(shè)計

在頂層和底層模塊完成布線之后就要進行模塊的組裝，把布好線的模塊調(diào)用到頂層視圖里面來，把模塊里面的布線全部顯示出來，圖4就是模塊組裝后最終的布線版圖。

圖4 最終全芯片版圖

5 結(jié)論

采取層次法的后端設(shè)計方法可以有效的提高設(shè)計效率，尤其是對應(yīng)超大規(guī)模的設(shè)計，它的優(yōu)點是顯而易見的。隨著集成電路的規(guī)模不斷的增加，設(shè)計復(fù)雜度也不斷的提升，層次法的后端設(shè)計方法會越來越多的廣泛應(yīng)用并且得到不斷改進和優(yōu)化。

參考文獻：
[1](加)馬丁(Martin k.)著.數(shù)字集成電路設(shè)計.北京：電子工業(yè)出版社，2002.9
[2]EncounterTM User Guide. Version 4.1.Cadence Reference Book, 2004.
[3]First Encounter Ultra Lab Manual. Version 4.1.Cadence Reference Book, 2004.
[4] (美)John P.Uyemura著. 周潤德 譯. 超大規(guī)模集成電路與系統(tǒng)導(dǎo)論. 北京：電子工業(yè)出版社，2004.1
[5] EncounterTM Menu Reference. Version 4.l.Cadence Reference Book.2004
[6]夏宏美，李成詩，韓芳，賴宗聲. 深亞微米超大規(guī)模集成電路的靜態(tài)時序分析[J]. 微計算機信息. 2006.8