THS4271集成電路實(shí)驗(yàn)特性及其應(yīng)用
3 測試電路,數(shù)據(jù)及分析
3.1 輸入失調(diào)電壓測量
失調(diào)電壓測試電路原理圖如圖2所示。閉合開關(guān)S1及S2(實(shí)驗(yàn)時用導(dǎo)線代替),使電阻Ra短接,測量此時的輸出電壓UO即為輸出失調(diào)電壓,換算到輸入端,可得輸入失調(diào)電壓UIO=R1·UO/(R1+Rf),經(jīng)實(shí)驗(yàn)測量UO=385 mV,帶入上式可得UIO=3.85mV。本文引用地址:http://butianyuan.cn/article/176881.htm
3.2 輸入失調(diào)電流測量
輸入失調(diào)電流IIO的大小反映了運(yùn)放內(nèi)部差動輸入級兩個晶體管β的適配度,由于IB1和IB2本身的數(shù)值很小(大約在微安級別),因此他們的差值通常不是直接測量的,測試電路原理如圖2所示。
IIO的測量分兩步:
1)閉合開關(guān)S1和S2,在低輸入電阻下,測出輸出電壓為UO1,其中UO1=(R1+Rf)·UIO/R1,如前所述,這就是由輸入失調(diào)電壓UIO引起的輸出電壓。
2)斷開S1和S2,兩個輸入電阻RB接入電路,測得此時的輸出電壓為UO2。由于RB阻值較大,流經(jīng)它們的輸入電流IB1、IB2的差異將變成輸入電壓的差異,即IIO·RB=|IB1-IB2|·RB,考慮同時存在的輸入失調(diào)電壓的影響,可得UO2=(UIO+IIO·RB)·(R1+RF)/R2。
綜上所述,將兩次測得的數(shù)據(jù)UO1=0.392 V和UO2=0.693 V代入IIO=(UO2-UO1)·R1/RB(R1+Rf),即可得到電路的輸入失調(diào)電流IIO=11 1.16 nA。
3.3 共模抑制比測量
共模抑制比測量電路如圖3所示。集成運(yùn)放在閉環(huán)狀態(tài)下的差模電壓放大倍數(shù)為Ad=Rf/R1,當(dāng)接入共模輸入信號幅值為UiC時,測得輸出幅值為UOC,則共模電壓放大倍數(shù)為Ac=UOC/UIC,得到共模抑制比CMRR=Ad/AC=Rf·UIC/(R1·UOC)。實(shí)驗(yàn)測得,Ac=2.4,則CMRR=32.4 dB。
pic相關(guān)文章:pic是什么
評論