基于自諧振頻率電容器種類的選擇算法

摘要 為使PDN阻抗曲線能在一個(gè)較寬的頻率范圍內(nèi)不超過目標(biāo)阻抗曲線，對(duì)去耦電容器種類的選擇至關(guān)重要。因此，提出了基于自諧振頻率電容器種類的選擇算法，該算法已經(jīng)用于工程實(shí)際中，效果理想。
關(guān)鍵詞 PDN；去耦電容器；自諧振頻率；目標(biāo)阻抗

隨著芯片制造工藝的發(fā)展及應(yīng)用需求的增加，其集成度越來越高。因此，在高速高密度芯片內(nèi)就會(huì)不可避免地產(chǎn)生電源噪聲，而其供電引腳也會(huì)引入大量外部電路中的電源噪聲，這些電源噪聲對(duì)電路設(shè)計(jì)的影響已成為高速PCB設(shè)計(jì)的瓶頸。
電源分配網(wǎng)絡(luò)通常由如圖1所示的結(jié)構(gòu)組成，其中包括：穩(wěn)壓器(Voltage Regulator Module，VRM)、去耦電容器(Decoupling Capacito r)、電路板平面(Plane)、電路板上的擴(kuò)散電感和電阻以及BCA過孔。

當(dāng)穩(wěn)壓器輸出阻抗超出目標(biāo)阻抗時(shí)，就需要采取措施降低整個(gè)網(wǎng)絡(luò)的有效阻抗，一般通過添加去耦電容器解決這個(gè)問題。
文中以電源分配網(wǎng)絡(luò)的結(jié)構(gòu)為基礎(chǔ)，為解決電源完整性(Power Integrity，PI)問題，以達(dá)到使電路板上的電源分配網(wǎng)絡(luò)能為芯片提供純凈的電源，去耦電容器種類與個(gè)數(shù)的選擇環(huán)節(jié)至關(guān)重要。文中主要介紹了去耦電容器種類選擇的算法，以及提出的基于自諧振頻率電容器種類的選擇算法。

1 常用的算法
(1)Big“V”法。是利用容值相同的多個(gè)電容器并聯(lián)生成的低阻抗來降低PDN(Power Distribution Net)阻抗。通過不斷增加某一容值電容器的個(gè)數(shù)達(dá)到設(shè)計(jì)目標(biāo)。由于Big“V”方法應(yīng)用的前提是不考慮平面并聯(lián)諧振，通常選用較大容值的電容器。Dr．Howard Johnson建議考慮選擇所提供的容值最大的電容器。
(2)Flat Response與Decade Methods。兩種方法是利用不同容值的多個(gè)電容器并聯(lián)生成的低阻抗以降低阻抗特性。
Flat Response建議每個(gè)數(shù)量級(jí)選擇3個(gè)容值，如2．2 nF，4．7 nF，10 nF，22 nF，47 nF，100 nF等。Decade Methods建議每個(gè)數(shù)量級(jí)選擇一個(gè)容值，如10 nF，100 nF，1μF，10μF，100μF等。
陶瓷電容器，特別是小容值的電容器，通常表現(xiàn)出很高的Q值：每個(gè)電容器在SRF處的ESR比jωL小得多。當(dāng)給定目標(biāo)阻抗和頻段時(shí)，應(yīng)充分利用這些器件的高Q值，通過控制ESR而不是jωL來設(shè)計(jì)去耦網(wǎng)絡(luò)。
要設(shè)計(jì)出一個(gè)較為平坦的PDN阻抗特性，這些容值遞減的電容器分別所需的個(gè)數(shù)會(huì)隨ESR值增多。假設(shè)網(wǎng)絡(luò)中所有電容器即具有相同的封裝，也具有相同的安裝電感，這時(shí)它們的SRF有以下規(guī)律

其中，X可理解為相鄰兩個(gè)電容器自諧振頻率問的比例關(guān)系。從而，F(xiàn)lat Response中的X=1．47，Decade Methods中的X=3．16。轉(zhuǎn)化為對(duì)數(shù)坐標(biāo)

由于這兩種方法中X均為常數(shù)，從而由式(4)可以看出，所選容值的自諧振頻率在對(duì)數(shù)坐標(biāo)下是等間隔分布的。