三模冗余在ASIC設(shè)計(jì)中的實(shí)現(xiàn)方法

摘要：星載計(jì)算機(jī)系統(tǒng)處于空間輻照環(huán)境中，可能會(huì)受到單粒子翻轉(zhuǎn)的影響而出錯(cuò)，三模冗余就是一種對(duì)單粒子翻轉(zhuǎn)有效的容錯(cuò)技術(shù)。通過對(duì)三模冗余加固電路特點(diǎn)的分析，提出了在ASIC設(shè)計(jì)中實(shí)現(xiàn)三模冗余的2種方法。其一是通過Syno-psys的綜合工具DesignCompiler對(duì)原設(shè)計(jì)進(jìn)行綜合，然后修改綜合后的門級(jí)網(wǎng)表再次綜合；其二是直接建立采用三模冗余加固的庫單元。
關(guān)鍵詞：三模冗余；DesignCompiler綜合；庫單元；專用集成電路

0 引言
航天器在空間中飛行時(shí)，一直處在帶電粒子構(gòu)成的輻射環(huán)境中。在這種輻射環(huán)境中微處理器可能會(huì)因?yàn)閱瘟Ｗ訑_動(dòng)而中斷正常功能從而導(dǎo)致災(zāi)難性事故。這主要涉及到2方面的問題，輻射總劑量效應(yīng)和單粒子效應(yīng)的問題，單粒子效應(yīng)又分為單粒子翻轉(zhuǎn)(SEU)和單粒子閉鎖(SEL)2個(gè)方面。單粒子翻轉(zhuǎn)效應(yīng)能夠?qū)е聰?shù)字電路的存儲(chǔ)單元中的某一位因受到干擾而發(fā)生翻轉(zhuǎn)，從而引起存儲(chǔ)內(nèi)容的變化，還可在組合邏輯電路的輸出上引入一個(gè)短暫的脈沖，單粒子翻轉(zhuǎn)效應(yīng)是目前導(dǎo)致處理器運(yùn)行失效的主要原因。星載計(jì)算機(jī)系統(tǒng)中處理器性能的穩(wěn)定與可靠在整個(gè)系統(tǒng)的穩(wěn)定與可靠性中占有重要地位，因此必須對(duì)電路進(jìn)行加固，三模冗余技術(shù)是一種對(duì)單粒子翻轉(zhuǎn)有效的容錯(cuò)技術(shù)，能夠極大地提高電路的可靠性。

1 三模冗余介紹
三模冗余(TMR)技術(shù)是一種時(shí)序電路加固技術(shù)，其基本思想是對(duì)于待加固模塊生成2個(gè)相同的模塊，再通過多數(shù)表決輸出，這樣即使有一個(gè)模塊發(fā)生故障電路依然可以正常工作。三模冗余在結(jié)構(gòu)上又有空間冗余和時(shí)間冗余之分，時(shí)間冗余就是3路時(shí)鐘信號(hào)之間存在一定延遲，延遲值應(yīng)大于SEU翻轉(zhuǎn)的最大脈寬。時(shí)間冗余的作用是對(duì)于時(shí)序電路的輸入毛刺，最多只有一路時(shí)鐘會(huì)采樣到錯(cuò)誤值，因此可以有效地防止組合邏輯毛刺所帶來的錯(cuò)誤。圖1是采用普通時(shí)空三模冗余加固的觸發(fā)器的電路圖(以后簡(jiǎn)稱TMR觸發(fā)器)，其中VOTER為多數(shù)表決器的組合電路。

雖然三模冗余技術(shù)可以極大地提高系統(tǒng)的可靠性，但是代價(jià)也是巨大的。由TMR的基本結(jié)構(gòu)不難看出采用TMR技術(shù)的2個(gè)缺點(diǎn)：首先由于進(jìn)行了硬件冗余導(dǎo)致芯片面積增大到原來的3倍多；其次由于三路時(shí)鐘信號(hào)之間的延遲和在輸出端加入了表決電路，在關(guān)鍵路徑上引入了額外的延時(shí)，導(dǎo)致電路的運(yùn)行速度下降。
如果設(shè)計(jì)中2個(gè)觸發(fā)器之間的關(guān)鍵路徑延遲太短(比如移位寄存器)，圖1的三模冗余電路結(jié)構(gòu)在運(yùn)行中可能會(huì)出現(xiàn)電路輸出不定態(tài)和電路狀態(tài)錯(cuò)誤的問題，圖2是一個(gè)采用三模冗余加固的4位移位寄存器的電路圖，圖中的TMR_DFF模塊的電路如圖1所示。