Blackfin處理器低功耗設(shè)計(jì)

摘要：Blackfin處理器廣泛應(yīng)用于便攜音視頻產(chǎn)品等嵌入式系統(tǒng)，低功耗設(shè)計(jì)直接影響產(chǎn)品使用時(shí)間。文中從時(shí)鐘頻率、工作模式、片內(nèi)外設(shè)、內(nèi)核電壓等方面，說(shuō)明了Blackfin處理器低功耗設(shè)計(jì)的具體方法，根據(jù)實(shí)際應(yīng)用實(shí)現(xiàn)對(duì)系統(tǒng)功耗的靈活控制與調(diào)節(jié)，最大程度上延長(zhǎng)系統(tǒng)的有效使用時(shí)間。
關(guān)鍵詞：DSP；Blackfin；低功耗

Blackfin處理器功耗由內(nèi)部功耗、外部功耗和實(shí)時(shí)鐘功耗組成。內(nèi)部功耗由內(nèi)部動(dòng)態(tài)電流和靜態(tài)電流引起。外部功耗取決于處理器內(nèi)外設(shè)的使用情況，在不同的應(yīng)用場(chǎng)合，片內(nèi)外設(shè)的使用有所不同，外部功耗也會(huì)不同。實(shí)時(shí)鐘功耗一般處于特定范圍之內(nèi)，工作溫度為25～85℃時(shí)，實(shí)時(shí)鐘功耗范圍為0．067～0．1825mW。Blackfin系列處理器提供了動(dòng)態(tài)電源管理功能，靈活的對(duì)時(shí)鐘頻率、工作模式及內(nèi)核電壓進(jìn)
行調(diào)整，以Blackfin533為例闡述Blackfin系列處理器低功耗設(shè)計(jì)的具體方法。

1 時(shí)鐘頻率控制
現(xiàn)代DSP芯片中大量使用CMOS FET(Complementary Metal-oxide Semiconductor FET互補(bǔ)金屬氧化物場(chǎng)效應(yīng)管)開(kāi)關(guān)，穩(wěn)定時(shí)或者處于完全打開(kāi)狀態(tài)(很低的負(fù)載)，或者處于完全關(guān)閉狀態(tài)，但是在兩種狀態(tài)轉(zhuǎn)換過(guò)程中會(huì)產(chǎn)生漏電流，所以開(kāi)關(guān)頻率很高時(shí)，F(xiàn)ET充放電會(huì)引起很大的電源功耗。因此，通過(guò)降低系統(tǒng)時(shí)鐘頻率可以有效降低系統(tǒng)功耗。
Blackfin533通過(guò)外部時(shí)鐘輸入引腳CLKIN接收外部時(shí)鐘源(10～40 MHz)的時(shí)鐘輸入，再通過(guò)鎖相環(huán)(PLL)，電路模塊產(chǎn)生內(nèi)核時(shí)鐘(CCLK)和系統(tǒng)時(shí)鐘(SCLK)，通過(guò)設(shè)置PLL相關(guān)寄存器實(shí)現(xiàn)對(duì)CCLK和SCLK的頻率控制。PLL系統(tǒng)如圖l所示。

CCLK和SCLK均由VCO(Voltage-ControlledOscillator-壓控振蕩器)輸出的時(shí)鐘分頻后得到。VCO輸出時(shí)鐘頻率由PLL控制寄存器(PLL_CTL)設(shè)置，CCLK和SCLK對(duì)VCO的分頻因子由PLL分頻寄存器(PLL_DIV)設(shè)置。PLL_CTL各位說(shuō)明如表1所示。

對(duì)于不同的DF和MSEL值，VCO輸出相應(yīng)的時(shí)鐘頻率，對(duì)應(yīng)關(guān)系如表2所示。