5.6GHz CMOS低噪聲放大器設(shè)計(jì)

摘要：分析了一種射頻COMS共源-共柵低噪聲放大器的設(shè)計(jì)電路，采用TSMC 90nm低功耗工藝實(shí)現(xiàn)。仿真結(jié)果表明：在5．6GHz工作頻率，電壓增益約為18．5dB；噪聲系數(shù)為1．78dB；增益1dB壓縮點(diǎn)為-21．72dBm；輸入?yún)⒖既A交調(diào)點(diǎn)為-11．75dBm。在l．2V直流電壓下測(cè)得的功耗約為25mW。
關(guān)鍵詞；互補(bǔ)金屬氧化物半導(dǎo)體；低噪聲放大器；噪聲系數(shù)；線性度；

0 引言
低噪聲放大器(LNA)是射頻接收機(jī)前端的主要部分。它主要有四個(gè)特點(diǎn)：首先，它位于接收機(jī)的最前端，這就要求它的噪聲越小越好。為了抑制后面各級(jí)噪聲對(duì)系統(tǒng)的影響，還要求有一定的增益，但為了不使后面的混頻器過載，產(chǎn)生非線性失真，它的增益又不宜過大。放大器在工作頻段內(nèi)應(yīng)該是穩(wěn)定的。其次，它接受的信號(hào)是很微弱的，所以低噪聲放大器必定是一個(gè)小信號(hào)線性放大器。第三，低噪聲放大器一般通過傳輸線直接和天線相連，放大器的輸入端必須與其有很好的匹配，以達(dá)到最大傳輸功率或最小的噪聲系數(shù)。第四，應(yīng)具有一定的選頻功能，抑制帶外和鏡像頻率干擾。
在GHz頻率范圍內(nèi)，CMOS工藝相比其他工藝有價(jià)格低、集成度高、功耗低等優(yōu)點(diǎn)，利用CMOS工藝來設(shè)計(jì)射頻集成電路已經(jīng)得到越來越廣泛的應(yīng)用，本文即采用CMOS工藝來實(shí)現(xiàn)對(duì)一種5．6GHz低噪聲放大器的設(shè)計(jì)。

1 LNA結(jié)構(gòu)及性能分析
由于帶源端負(fù)反饋電感的共源放大器具有噪聲系數(shù)低、增益高、線性度好，以及可實(shí)現(xiàn)輸入阻抗匹配等優(yōu)點(diǎn)，因此在無線收發(fā)機(jī)系統(tǒng)中得到廣泛應(yīng)用。為了減小晶體管的Miller效應(yīng)和有限輸出阻抗對(duì)放大器性能的影響，并提供良好的方向隔離性能，低噪聲放大器通常采用Cascode結(jié)構(gòu)。具體電路如圖1所示。

共柵方式連接的晶體管M2用來減少調(diào)諧輸出與調(diào)諧輸入之間的相互作用，并同時(shí)減少M(fèi)l的Cgd的影響。晶體管；M3基本上是與M1形成一個(gè)電流鏡，通過M3的電流是由電源電壓和Rref以及M3的Vgs決定的。電阻RBIAS選擇得足夠大，所以它的等效噪聲電流小到足以被忽略。為了完成偏置，必須用一個(gè)隔斷DC的電容CB來防止影響M1的柵源偏置。
M1源級(jí)接Ls，形成源級(jí)負(fù)反饋結(jié)構(gòu)，柵極接Lg，做輸入匹配使用。若忽略柵漏電容Cgd，則其輸入阻抗可以表示為：

其中Lg、Ls為片上平面螺旋電感。為了實(shí)現(xiàn)50Ω阻抗匹配，通過調(diào)諧感抗，使其在諧振頻率ωo處諧振，上式的虛部為零，實(shí)部等于50Ω。這種匹配設(shè)計(jì)的好處在于使用等效電阻實(shí)現(xiàn)與輸入端的匹配，而無需引入實(shí)際電阻，因而減少了額外的熱噪聲。即如下式：

這就是源極負(fù)反饋結(jié)構(gòu)在LNA設(shè)計(jì)中普遍采用的一個(gè)原因。在設(shè)計(jì)過程中，由式(3)根據(jù)M1的參數(shù)和50Ω匹配條件設(shè)計(jì)出Ls，再由式(2)根據(jù)工作頻率點(diǎn)和濾波要求確定柵極電感Lg。