基于CPCI總線的一體化數(shù)據(jù)處理中心的研究與實現(xiàn)
加入技術(shù)交流群
3 硬件設(shè)計
硬件設(shè)計將重點介紹DAC電路及控制模塊、PCI接口控制模塊、光纖通信電路及控制模塊的設(shè)計。
3．1 DAC電路及控制模塊設(shè)計
DAC電路由D／A轉(zhuǎn)換電路和信號調(diào)理電路兩部分組成。D／A轉(zhuǎn)換電路采用了ADI公司的電流輸出型芯片AD9717，在芯片輸出后端設(shè)計的調(diào)理電路，將電流輸出轉(zhuǎn)換為電壓信號輸出。
FPGA通過SPI接口對DAC內(nèi)部寄存器進行配置，控制其工作方式。為了方便對內(nèi)部寄存器配置，F(xiàn)PGA內(nèi)部設(shè)計了相應(yīng)的寄存器，上位機可以通過對相應(yīng)的寄存器設(shè)置進而改變內(nèi)部寄存器的值。
SPI接口由串行時鐘(SCLK)、串行數(shù)據(jù)輸入／輸出(SDIO)、芯片選擇(CSB)3個配置引腳組成，配置時序如圖3所示。本文引用地址：http://butianyuan.cn/article/189599.htm
SPI接口配置時序由指令周期和數(shù)據(jù)周期兩部分組成，發(fā)送的前8個數(shù)據(jù)(R／W、N1NO、A4-A0)為指令周期，R／W為數(shù)據(jù)讀寫控制位，N1NO為數(shù)據(jù)字節(jié)個數(shù)控制位，A4-A0為數(shù)據(jù)地址控制位。指令周期發(fā)送結(jié)束后是數(shù)據(jù)周期，數(shù)據(jù)方向由R／W決定，數(shù)據(jù)量由N1NO決定．寫數(shù)據(jù)在SCLK上升沿有效，讀數(shù)據(jù)在SCLK下降沿有效。本模塊設(shè)計的關(guān)鍵代碼如下：
3．2 PCI接口控制模塊設(shè)計
PCI橋芯片主要用于解釋單板計算機發(fā)送的指令，實現(xiàn)相互間數(shù)據(jù)通信。本系統(tǒng)采用PLX公司的PCI9656芯片，工作在C模式下，局部總線時序如圖4所示。
評論