基于FPGA的AVS視頻解碼芯片仿真和驗證平臺設(shè)計

AVS是我國具備自主知識產(chǎn)權(quán)的第二代信源編碼標準，其編碼效率比MPEG-2高2～3倍，與AVC相當(dāng)，但技術(shù)方案簡潔，芯片實現(xiàn)復(fù)雜度低，是一套包含系統(tǒng)、視頻、音頻和媒體版權(quán)管理在內(nèi)的完整標準體系，為數(shù)字音視頻產(chǎn)業(yè)提供了全面的解決方案。

從2012年11月1日起，AVS標準將被強制執(zhí)行，屆時，所有在中國內(nèi)地上市的地面數(shù)字電視接收機(包括機頂盒、一體機)必須內(nèi)置AVS解碼功能，否則將無法銷售。由此，在未來十年時間內(nèi)，高清晰度/標準清晰度AVS解碼芯片的國內(nèi)需求量年均將達到4 000多萬片。

在芯片設(shè)計中，驗證所花費的時間約占整個設(shè)計周期的70%～80%。驗證成為大規(guī)模集成電路設(shè)計的主要瓶頸。一方面，視頻解碼器需要對大量的一致性測試碼流進行驗證，在考慮時序信息以后，軟件的仿真速度非常慢，因此，需要基于FPGA的硬件仿真平臺來提高仿真和驗證的速度。另一方面，門數(shù)百萬級以上的芯片設(shè)計每次投片費用巨大，投片前進行基于FPGA的驗證是保證投片成功的一個必不可少的環(huán)節(jié)。

當(dāng)前關(guān)于視頻解碼芯片的FPGA驗證平臺的文獻并不多。參考文獻[2]用2塊VirtexE系列的FPGA搭建了視頻解碼芯片的驗證平臺;參考文獻[2]則采用Xilinx公司的兩片F(xiàn)PGA和Altera公司的2片EP2C35 FPGA完成驗證平臺的設(shè)計。本文針對視頻解碼器芯片的仿真和驗證要求，通過對驗證平臺框架的優(yōu)化，提出基于1塊Altera的FPGA芯片，設(shè)計實現(xiàn)視頻解碼器的硬件驗證平臺。

1 驗證平臺組成和設(shè)計

硬件驗證平臺應(yīng)該具有可重用的特點。在芯片的設(shè)計階段，硬件驗證平臺可以作為仿真驗證平臺，要求能夠獨立完成整個視頻解碼的過程。一方面可以將視頻解碼系統(tǒng)的硬件模塊載入，以驗證硬件模塊的功能;另一方面可以載入視頻解碼系統(tǒng)的軟件部分，讓硬件模塊和軟件模塊在一個平臺下真正實現(xiàn)軟硬件協(xié)同工作，以驗證整個解碼系統(tǒng)的功能，實現(xiàn)視頻解碼的全過程。

本驗證平臺以Altera公司的DE2多媒體開發(fā)平臺為主體，在FPGA內(nèi)嵌入Nios II軟核處理器，結(jié)合Nios II可自定義CPU指令和用戶外設(shè)的特點，配合PC機軟件程序、VGA顯示器以及自定義SDRM存儲器端口控制模塊，搭建出一個完整的視頻解碼芯片驗證平臺，如圖1所示。

考慮到方便設(shè)計和占用資源少的原因，該驗證平臺僅用一塊FPGA，故將其分為兩部分來設(shè)計：視頻解碼部分和VGA顯示部分。其中，視頻解碼部分可以獨立完成視頻碼流解碼過程，將輸入的視頻文件解碼成YUV文件;同時，可將設(shè)計的AVS視頻解碼器的硬件模塊載入，以驗證硬件模塊的功能，并且為分析所設(shè)計模塊的性能參數(shù)提供可靠依據(jù)。VGA顯示部分主要控制VGA顯示器顯示解碼生成的YUV文件。這兩部分構(gòu)成了一個“視頻解碼—VGA顯示”的完整的驗證平臺。

1.1 視頻解碼設(shè)計

該系統(tǒng)主要分為視頻解碼系統(tǒng)硬件設(shè)計和軟件程序開發(fā)。

1.1.1 視頻解碼硬件設(shè)計

視頻解碼系統(tǒng)硬件設(shè)計框圖如圖2所示，采用一塊Altera EP2C35F672C6 FPGA，它能提供豐富的內(nèi)存資源和容量，以及新算法資源，增強時鐘管理支持，其結(jié)構(gòu)體系將使系統(tǒng)性能達到更高層次，擴大輸入輸出帶寬，提高時鐘頻率、內(nèi)存速度和數(shù)據(jù)處理速度。在FPGA上實現(xiàn)Nios II軟核CPU、SDRAM、Flash、Timer、Epcs controller等模塊相連。Nios II 軟核CPU和其他IP模塊之間通過Avalon片上總線相連，該總線規(guī)定了主部件和從部件之間進行連接的端口和通信的時序。該部分允許將設(shè)計的硬件模塊或者AVS視頻解碼系統(tǒng)掛接到Avalon總線上，通過Nios II軟核處理器的控制，與PC機中的軟件解碼程序協(xié)同工作，共同完成視頻解碼過程。同時還能夠計算出其所占用資源以及加入硬件模塊后所節(jié)省的時間，便于準確分析所驗證硬件模塊的性能參數(shù)。

根據(jù)系統(tǒng)的功能要求和Nios II軟核處理器的高度可配置性，通過硬件開發(fā)工具SoPC Builder定制的硬件系統(tǒng)框圖如圖3所。Nios II系統(tǒng)用CFI-Flash存儲輸入的視頻頻碼流文件，SDRAM用作運行程序的內(nèi)存。同時加入了SD卡，預(yù)留存儲以后需要解碼的大容量視頻文件，生成的解碼文件暫存在PC機上，這樣極大地減少了片上RAM的使用率。