基于FPGA的室內(nèi)智能吸塵平臺設計

智能環(huán)境清潔器由于可代替人進行環(huán)境清潔工作，已日漸成為人們研究的焦點。雖然它們實現(xiàn)了智能，但大多結(jié)構(gòu)復雜、集成度高，不利于開發(fā)者拓展其功能。在研究并總結(jié)市場上相對成熟產(chǎn)品的基礎上，本文基于可編程性強的FPGA設計并實現(xiàn)了應用于室內(nèi)的智能吸塵平臺。平臺具備自我導航、能清潔大部分空間，同時外形緊湊、運行穩(wěn)定、噪音小。更重要的是其結(jié)構(gòu)簡單，具有人性化接口，便于操作和功能的進一步開發(fā)。

1 平臺總構(gòu)成

本文提出的平臺整體框架設計如圖1所示，用裝有四個輪子的小車作為整個平臺的載體。以FPGA控制器作為整個平臺的主控器，通過I/O與光電傳感器jk1、jk2、jk3、jk4及碰撞開關jk5相連，實現(xiàn)平臺障礙的檢測;通過I/O輸出PWM波形，驅(qū)動揚聲器和高低電平的變化以驅(qū)動LED的亮滅，組成聲光電路;通過控制電機驅(qū)動器的信號控制線來驅(qū)動步進電機dj1、dj2和直流吸塵電機dj3，實現(xiàn)平臺的移動和吸塵。

2 硬件主體設計

系統(tǒng)主要由FPGA主控芯片、光電傳感器、碰撞開關、由2個STC89C52單片機控制的無線遙控發(fā)射模塊、兩種模式選擇芯片、聲光電路、驅(qū)動電機、吸塵器電機和整個系統(tǒng)的供電電路組成，如圖2所示。

2.1 FPGA芯片的選擇

根據(jù)平臺的總體設計，可以得出對芯片的基本要求：(1)需要最少6路PWM波形輸出。(2)需要一路串行通信接口。(3)需要較高的12 V轉(zhuǎn)化為3.3 V的實時芯片。(4)較高的處理速度。(5)I/O接口要多。

綜合考慮這些條件，采用Altera公司生產(chǎn)的CycloneII系列FPGA中的EP2C35F672C6型號基本可滿足要求。它具有出色的運算速度，成本低且?guī)в蠨SP模塊，具有超大的內(nèi)部存儲器、多通道PWM輸出以及靈活的設計和多種語言的綜合運用，性價比較高[1，2]。

2.2 配置電路設計要點[3-6]

(1)電源電路：供電系統(tǒng)采用12 V電源作為輸入電源，利用L7805CV將其降壓為5 V，再由TPS37HD301將5 V轉(zhuǎn)化為3.3 V和1.2 V，F(xiàn)PGA的I/O端口供電點壓為3.3 V，內(nèi)核供電電壓為1.2 V。因為電機驅(qū)動系統(tǒng)是用控制器的5 V信號，而FPGA的端口電壓是3.3 V，必須將I/O電壓升壓到5 V，在這里利用的是74HCT245升壓芯片。

(2)時鐘和復位電路：時鐘電路中用ZPB-26-16 M作為有源晶振，頻率為16 MHz，使得串口波特率更加精確。同時可支持芯片內(nèi)部的PPL功能及ISP下載功能。復位電路采取硬件復位和軟件復位。

(3)調(diào)試JTAG和下載電路：因為FPGA內(nèi)部可以直接搭建軟核ISP和JTAG，硬件電路接一個IDC-10的JTAG接口。

(4)配置存儲電路：選用EPCS16作為FPGA的ROM，可以由下載電纜或其他設備進行重復編程，也可以通過AS接口進行在線系統(tǒng)編程。用FPGA芯片內(nèi)部自帶的4 MHz的On-Chip memory作為FPGA的RAM。

(5)傳感器和碰撞開關：光電傳感器(光電開關)選用滬工集團的E3F-DS5C4.P1R型號的光電開關，用于檢測障礙和樓梯，此型號是圓柱型擴散式最遠距離5 cm、可調(diào)NPN型常開光電開關。碰撞開關主要與前傳感器配合完成對平臺前的保護。當平臺碰到前方障礙時，觸發(fā)開關，使平臺躲開障礙物。

(6)無線發(fā)送與接收模塊：選用匯睿微通XL02-232AP1型號無線模塊，XL02-232AP1是UART接口半雙工無線傳輸模塊，可以工作在433 MHz公用頻段，滿足無線管制要求。

(7)驅(qū)動和吸塵電機：平臺采用前輪雙驅(qū)動，電機選擇深圳步科公司生產(chǎn)的兩相混合式步進電機，吸塵器電機采用直流電機。步進電機的主要電器參數(shù)為：①步距角：1.8°;②相電流：0.87 A;③保持扭矩：0.24 nm;④相電阻：3.3 Ω;⑤相電感：5.0 mH;⑥重量：0.2 kg。

(8)聲光電路和自動清掃時間輸入顯示電路：聲光電路主要由發(fā)光二極管和蜂鳴器組成，直接連FPGA，提醒平臺工作狀態(tài)。利用4個按鍵(確定、初始、上調(diào)、下調(diào))輸入清掃時間，再由三個數(shù)碼管顯示設定時間。清掃時間由FPGA內(nèi)部的定時器計時，當計時完成時，平臺即停止工作。