新聞中心

EEPW首頁 > EDA/PCB > 設計應用 > 基于FPGA分布式算法的低通FIR濾波器的設計與實現(xiàn)

基于FPGA分布式算法的低通FIR濾波器的設計與實現(xiàn)

作者: 時間:2012-07-09 來源:網(wǎng)絡 收藏


3 仿真實驗、工況信號測試實驗

基于濾波器選用xilinx公司的virrex-Ⅱpro器件,在isel0.1下進行設計。利用modelsim 6.5對濾波器進行仿真。系統(tǒng)采用頻率為500 kHz的分頻時鐘,在中產(chǎn)生一個高頻方波和一個低頻鋸齒波信號,并對兩個信號進行疊加。疊加后的信號作為輸入,對應圖中DIN,經(jīng)過系統(tǒng)處理后輸出結(jié)果對應圖中RESULT,仿真結(jié)果如圖3所示。

由圖3中可以看出,本系統(tǒng)存在相位偏移和濾波后依然存在雜波信號的缺點,相位偏移主要是由濾波處理滯后于輸入引起的,比較穩(wěn)定且偏移較小,一般情況下可以忽略;雜波信號由系統(tǒng)階數(shù)較低和系數(shù)量化誤差引起的。實際應用中可根據(jù)情況選擇適當階數(shù)的濾波器和提高采樣頻率予以解決。

工況信號測試實驗。由信號發(fā)生器同時產(chǎn)生一個50 Hz低頻信號和一個5 kHz高頻信號,然后對兩個信號進行疊加,作為被測的工況信號。被測的工況信號經(jīng)過A/D轉(zhuǎn)換、濾波處理、D/A轉(zhuǎn)換,然后在示波器中顯示,如圖4所示。輸出波形中過濾掉了高頻信號部分,同時低頻信號能夠通過該濾波器。由圖4中可以看出,濾波處理后與實際信號還存在一定的誤差。誤差主要是由于算法中采用了低階濾波器、系數(shù)量化誤差、器件精度低等原因所致,該誤差可以控制在允許范圍,還可以通過選擇高精度的器件和增加濾波器的階數(shù)得以提高。


4 結(jié)語

實驗結(jié)果表明,基于濾波器的優(yōu)點是工作可靠,濾波精度較高,且具有占用資源少,運算速度快。在資源允許的條件下可根據(jù)實際應用任意確定濾波器的字長和階數(shù),在高速數(shù)字信號處理領域可以得到很好的應用。

本文引用地址:http://butianyuan.cn/article/190149.htm
電容式觸摸屏相關(guān)文章:電容式觸摸屏原理

上一頁 1 2 3 下一頁

關(guān)鍵詞: FPGA FIR 分布式算法 低通

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉