基于FPGA的ISA總線／MMи總線數(shù)據(jù)轉(zhuǎn)換電路設(shè)計(jì)
加入技術(shù)交流群
2 硬件設(shè)計(jì)
2．1 工作原理
如圖1所示，轉(zhuǎn)換電路由FPGA芯片EPF10K30-RI208-4、FPGA配置器件EPC2LI20、接收緩沖電路、地址比較電路和總線接收電路組成。工作原理如下：當(dāng)轉(zhuǎn)換電路工作時(shí)，首先根據(jù)FPGA配置器件內(nèi)的文件對(duì)FPGA芯片進(jìn)行自動(dòng)配置，當(dāng)ISA總線相應(yīng)地址位與6位撥動(dòng)開關(guān)值匹配時(shí)(撥動(dòng)開關(guān)為預(yù)設(shè)待轉(zhuǎn)數(shù)據(jù)模塊地址)，選中需要轉(zhuǎn)換數(shù)據(jù)的地址，然后由ISA數(shù)據(jù)總線發(fā)送數(shù)據(jù)或命令，F(xiàn)PGA芯片中的譯碼電路結(jié)合地址總線信號(hào)和控制總線信號(hào)將控制數(shù)據(jù)轉(zhuǎn)為MMи總線對(duì)后級(jí)程控模塊的控制指令，對(duì)后級(jí)模塊實(shí)現(xiàn)控制。本文引用地址：http://butianyuan.cn/article/190276.htm
當(dāng)傳遞某MMи程控模塊的數(shù)據(jù)時(shí)，首先將MMи程控模塊初始化，然后由ISA總線發(fā)送“模塊選址”數(shù)據(jù)，寫入FPGA中地址寄存器后，經(jīng)譯碼產(chǎn)生選址信號(hào)，并由觸發(fā)器保持。選址后，ISA總線發(fā)送“初始化”指令，寫入命令寄存器后，經(jīng)譯碼產(chǎn)生初始化信號(hào)。當(dāng)監(jiān)測(cè)到“準(zhǔn)備好”信號(hào)時(shí)，說(shuō)明初始化成功，發(fā)送“清除模塊選址”信號(hào)。
MMи程控模塊接收信息時(shí)，在被尋址且發(fā)出準(zhǔn)備好信號(hào)后，ISA總線將要寫入程控模塊的數(shù)據(jù)先寫入FPGA中的數(shù)據(jù)輸出寄存器中，然后發(fā)送到MMи數(shù)據(jù)總線上，發(fā)出“Пpиeм”接收信號(hào)，程控模塊根據(jù)此信號(hào)將數(shù)據(jù)寫入相應(yīng)信息寄存器。信息接收結(jié)束后，取消“Пpиeм”接收信號(hào)，取消MMи數(shù)據(jù)總線上數(shù)據(jù)。程控模塊準(zhǔn)備接收新的信息字節(jié)，并產(chǎn)生準(zhǔn)備好的信號(hào)。
程控模塊發(fā)送信息時(shí)，在被尋址且發(fā)出準(zhǔn)備好信號(hào)后，由ISA總線控制沿“A0～A2”線路指定接收信息寄存器地址，并發(fā)出“Bыд．”發(fā)送信號(hào)，程控模塊根據(jù)此信號(hào)從發(fā)送信息寄存器沿MMи數(shù)據(jù)總線發(fā)出信息字節(jié)，所發(fā)出的信息字節(jié)被讀取到FPGA中的數(shù)據(jù)輸入寄存器后由ISA總線控制讀出。
2．2 FPGA配置器件電路
FPGA配置器件電路如圖2所示，EPC2LI20為配置芯片，工作電壓5 V或3．3 V，支持在系統(tǒng)編程(ISP)和菊花鏈配置，可重復(fù)編程；EPF10K 30R1208-4為Altera公司生產(chǎn)FPGA芯片，工作電壓為5 V，包含邏輯單元1 728個(gè)，存儲(chǔ)位數(shù)12 288位；JP為通過QuartusⅡ軟件對(duì)配置芯片進(jìn)行程序燒寫接口。
評(píng)論