基于Flash型FPGA的信號源卡設(shè)計
加入技術(shù)交流群
D／A轉(zhuǎn)換器用的芯片是AD5424，該芯片為電流輸出型，8位的分辨率，17ns寫周期，DAC轉(zhuǎn)換時間是30ns。FPGA接收到控制模塊的命令后從RAM中給D／A不斷的發(fā)送8位的二進制數(shù)據(jù)，芯片通過自身內(nèi)部一定的電路把前面發(fā)送的二進制數(shù)據(jù)轉(zhuǎn)換成相應(yīng)的電流，發(fā)送數(shù)據(jù)的時間是通過該芯片的技術(shù)資料中的時序圖來控制的，每一個CS的寫周期是t3+t7=19ns，中間轉(zhuǎn)化是t7+t8=29ns。當(dāng)再來一個有效信號時數(shù)據(jù)就被讀出，當(dāng)寫信號有效時又開始寫入新的數(shù)據(jù)從而往復(fù)循環(huán)。
從AD5424輸出的電流通過下拉電阻轉(zhuǎn)換成電壓，經(jīng)過第一個運放使電壓跟隨起到加強信號的作用，假設(shè)輸出的電壓是VLF353，通過第二個運放實現(xiàn)放大，第二個電路實際是一個負反饋的電路，通過公式
可得把VLF353放大了兩倍，最后實現(xiàn)輸出，從而完成了從D／A到調(diào)理信號，再到輸出這一過程。轉(zhuǎn)化后的電壓需要4路同時輸出，一共有四種信號，所以采用ADG706這款芯片實現(xiàn)16路信號選擇。FPGA給ADG706發(fā)送命令控制什么時間選擇哪一路開關(guān)導(dǎo)通。每一個從模擬開關(guān)出來的電壓都需要通過濾波器模塊，這里用到的是OPA4340這款芯片，同時在每一個輸出后面加入一個電容以便保證電壓連續(xù)輸出。
在整個系統(tǒng)中每一個芯片都需要電源的供電，而每個芯片所需要的電壓也不一樣，根據(jù)需要電源模塊從外界引入一個5 V的電壓通過TPS70358芯片轉(zhuǎn)換成3．3V和2．5V，通過SPX3819M5-L-1-5芯片把5 V轉(zhuǎn)化成1．5V。
3 軟件設(shè)計
這個軟件的整體設(shè)計如圖2所示，主要分為五大模塊：除法模塊、分頻模塊、控制模塊、D／A模塊和多路模擬模塊這五部分。每一個模塊都有一定的功能，是一級一級實現(xiàn)的，軟件的整體功能是達到波形的多路輸出，頻率可調(diào)的功能。本文引用地址：http://butianyuan.cn/article/191010.htm
由于芯片的限制，在該芯片中寫入的程序時不能有除法運算，但是在這里為了選擇頻率必須用到除法，所以在寫入程序前先寫入一個除法程序模塊；由于要輸出的是多路信號，為了實現(xiàn)這一設(shè)計要求通過控制D／A和多路模擬開關(guān)兩個芯片的時鐘，使得他們在時鐘上不同步，D／A輸出的模擬信號在四個輸出口都可以輸出，由于肉眼識別的時間差異可以達到四路同時輸出這一效果。在圖3中LOAD是除法模塊中的使能端高電平有效，B[8．．0]是控制頻率的，SWITCH[1．．0]是選擇輸出波形的，這三個都是輸入端，輸出端是兩個，ADGDATA[3．．0]和DATA[7．．0]，前面是多路模擬開關(guān)的輸出信號，后面是DA的輸出信號，從圖中可以看出DA輸出一個信號的時候多路模擬開關(guān)不斷的在四個開關(guān)口選通。
評論