基于邏輯分析內(nèi)核的FPGA電路內(nèi)調(diào)試技術(shù)

圖3: 混合內(nèi)部和傳統(tǒng)邏輯分析的第一個(gè)例子是Agilent 和 Xilinx聯(lián)合為ChipScopePro開發(fā)的深存儲(chǔ)器，通過TDM復(fù)用能把引腳數(shù)減到最少。

這一解決方案把內(nèi)部邏輯分析內(nèi)核用于觸發(fā)。在滿足內(nèi)核的觸發(fā)條件時(shí)，內(nèi)核把跡線信息從經(jīng)路由的結(jié)點(diǎn)傳送到內(nèi)核，再送到引腳。引腳通過 mictor連接器接到一個(gè)小的外部跟蹤盒。該解決方案融入了TDM復(fù)用，以減少調(diào)試專用引腳數(shù)。根據(jù)內(nèi)部電路的速度，復(fù)用壓縮可能是1:1，2:1或 4:1。由于跡線未在內(nèi)部保存，因此IP內(nèi)核要小于帶跡線存儲(chǔ)器的邏輯分析IP。

如何作出決定？

傳統(tǒng)邏輯分析和基于內(nèi)核的邏輯分析技術(shù)都很有用。在選擇最適合您調(diào)試需要的方案時(shí)，事先考慮一些因素將能幫助您作出決定。下面這幾個(gè)問題能幫助您確定哪種方案最為有效。

1. 您預(yù)計(jì)會(huì)遇到哪種類型的調(diào)試問題？用內(nèi)部邏輯分析儀能找到較簡單的問題，而傳統(tǒng)邏輯分析儀則能勝任復(fù)雜的故障。

2. 除了狀態(tài)模式外，您還需要捕獲定時(shí)信息嗎？如果需要，傳統(tǒng)邏輯分析儀能適應(yīng)這一要求。

3. 需要多深的跡線？傳統(tǒng)邏輯分析儀可在各通道上捕獲達(dá)64M的跡線，而內(nèi)部邏輯分析內(nèi)核更適合淺的跡線。

4. 有多少引腳可專門用于調(diào)試？引腳數(shù)越少，使用內(nèi)部邏輯分析儀就越適合。

5. 必須為新工具投入多少資金？雖然32通道傳統(tǒng)邏輯分析儀的起價(jià)為$6K，但內(nèi)部邏輯分析儀及相隨波形觀察器的起價(jià)還不到$1K。

6. 研制組能容忍對(duì)FPGA設(shè)計(jì)的沖擊嗎？內(nèi)核只能在大的 FPGA上工作，并會(huì)改變?cè)O(shè)計(jì)的定時(shí)。對(duì)所有尺寸和類型的FPGA，傳統(tǒng)邏輯分析儀的路由信號(hào)輸出對(duì)設(shè)計(jì)和工作的影響甚微。