新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于FPGA實(shí)現(xiàn)的FFT插值正弦波頻率估計(jì)

基于FPGA實(shí)現(xiàn)的FFT插值正弦波頻率估計(jì)

作者: 時(shí)間:2010-03-25 來(lái)源:網(wǎng)絡(luò) 收藏

3 仿真分析
信噪比定義為:,σ為噪聲均方誤差。對(duì)信號(hào),在相位、幅度和頻率3個(gè)參數(shù)均是未知的情況下,頻率估計(jì)的方差下限為:

式中N為樣本數(shù)。在仿真中設(shè)fs=167 MHz,N=512,因此兩條譜線(xiàn)間的頻率差為△f=fs/N?,F(xiàn)取fi=45.5△f+(i-1)△f/20(i=l,2,…,21)的,即對(duì)應(yīng)后峰值位置與信號(hào)真實(shí)峰值偏差δ為[-0.5,0.5]。對(duì)每個(gè)頻率fi的取值分別作l 000次Monte Carlo試驗(yàn),計(jì)算δl,δ2的均方根誤差(RMSE),定義比率R=RMSE/CRB,仿真結(jié)果如圖3、圖4所示。RSN取-20 dB~0 dB,步長(zhǎng)為0.5 dB,分別做1 000次Monte Carlo試驗(yàn),計(jì)算新算法的歸一化頻率估計(jì)均方誤差,仿真結(jié)果如圖5所示。


仿真結(jié)果表明δ2不隨被估計(jì)信號(hào)的頻率分布而產(chǎn)生波動(dòng);當(dāng)RSN>-14 dB時(shí),新算法頻率估計(jì)值的方差在整個(gè)頻段都接近卡拉美-羅限,具有穩(wěn)定的性能。

4 結(jié)論
本文在分析Rife,MRife和傅里葉系數(shù)迭代3種算法的基礎(chǔ)上,將串行迭代變?yōu)椴⑿械?,由此得出了一種快速頻率估計(jì)算法,并分析了新算法與前3種算法的異同。計(jì)算機(jī)仿真結(jié)果證實(shí)新算法能夠快速、高精度估計(jì)單頻信號(hào)的頻率,便于工程實(shí)現(xiàn),適合應(yīng)用在雷達(dá)、電子對(duì)抗等對(duì)處理實(shí)時(shí)性要求非常高的領(lǐng)域。


上一頁(yè) 1 2 3 下一頁(yè)

關(guān)鍵詞: FPGA FFT 插值 正弦波

評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉