新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > 激光微加工系統(tǒng)及基于DSP+FPGA的控制單元的研究

激光微加工系統(tǒng)及基于DSP+FPGA的控制單元的研究

作者: 時間:2010-03-05 來源:網(wǎng)絡(luò) 收藏
采用Altera公司的Cyclone系列器件EP1C6T144。EP1C6系列擁有5 980個邏輯單元和20個M4K RAM塊,總計92 160 bit的內(nèi)置RAM。利用的高速同步處理特點,實現(xiàn)對多維運動的控制。使用Verilog HDL語言,在Quartus Ⅱ環(huán)境下編寫完成。在一片F(xiàn)PGA芯片上實現(xiàn)了多軸完全相同但彼此相互獨立的操作模塊,又集成了多軸聯(lián)動的處理機制。根據(jù)計算出來的單條直線段的X/Y速度,輸出對應(yīng)頻率的方波信號控制步進(jìn)電機的運動。時間作為定時器參數(shù)控制所直線段的長度,在定時到達(dá)后,無延遲地切換到下條直線段的執(zhí)行。為了避免等待數(shù)據(jù)造成的停頓,F(xiàn)PGA加工模塊采用了雙存儲器交替加工的結(jié)構(gòu),即在FPGA內(nèi)部有2個完整的存儲單元,每個存儲單元包括4個存儲區(qū):X軸的速度、Y軸的速度、直線段加工時間和器的參數(shù)。每個存儲區(qū)最多可以保存128條加工數(shù)據(jù)。當(dāng)FPGA執(zhí)行其中一個存儲單元的加工數(shù)據(jù)時,可以計算并把加工數(shù)據(jù)寫入另一存儲單元,如圖4所示。

本文引用地址:http://butianyuan.cn/article/191783.htm


  為了防止從步進(jìn)電機驅(qū)動器引入干擾信號到FPGA,在FPGA輸出到電機驅(qū)動器的每路信號上都采用了光電隔離器。此外,為了提高系統(tǒng)精度,有很多輔助設(shè)置應(yīng)用于系統(tǒng)中,這些信號都接入到FPGA,由FPGA進(jìn)行監(jiān)控。如采用輔助氣體提高加工效果,通過限位開關(guān)進(jìn)行運動保護(hù)等。
2.3 數(shù)據(jù)算法及誤差處理
  加工圖形包括了直線、圓、圓弧和其他曲線。按照加工精度要求,在上位機軟件中把圓等曲線分解為一系列首尾相連的矢量,即全部按照直線段進(jìn)行加工。在直線的加工過程中,根據(jù)步進(jìn)電機的特性,靜止?fàn)顟B(tài)時有靜摩擦。為了克服靜阻力,使電機平穩(wěn)運轉(zhuǎn),在對電機的控制上,必須有加減速區(qū)的設(shè)置,實現(xiàn)“S”型的步進(jìn)電機控制曲線(如圖5所示),從而避免了因為起速或減速過快造成的振動,使步進(jìn)電機產(chǎn)生丟步的現(xiàn)象。加工時電機將按給定的速度逐級變化,V1是步進(jìn)電機能平穩(wěn)啟動的速度,V是設(shè)置的圖形加工速度??梢?,加減速區(qū)就是用多段幅值較小的速度變化替代一次較大的速度變化。對速度的細(xì)分可以采用列表的方式,在進(jìn)行輸出處理時,將根據(jù)直線段的長短和要求的加工速度,計算得出加減速區(qū)的級數(shù)。系統(tǒng)采用FPGA定時的方式對加工的長度進(jìn)行控制,故本系統(tǒng)采用固定每級的加工時間TC來進(jìn)行加減速區(qū)的處理。


  按照上面的算法和處理原理進(jìn)行了整個系統(tǒng)的設(shè)計,但是加工效果并不好,有些地方圖形不閉合。通過分析加工算法發(fā)現(xiàn),加工誤差主要來源于累積誤差和FPGA誤差。



關(guān)鍵詞: FPGA DSP 激光 加工

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉