H．264中二進(jìn)制化編碼器的FPGA實(shí)現(xiàn)

1 引言
隨著數(shù)字電視及視頻會(huì)議的發(fā)展以及應(yīng)用，H．264由于其更高的壓縮比、更好的圖像質(zhì)量和良好的網(wǎng)絡(luò)適應(yīng)性而備受關(guān)注。
基于上下文的自適應(yīng)二進(jìn)制算術(shù)編碼(CABAC)則作為H．264編碼器系統(tǒng)的最后一環(huán)，對(duì)整個(gè)編碼性能影響較大。CABAC充分考慮視頻流的相關(guān)性．能適應(yīng)信號(hào)統(tǒng)計(jì)特性的變化，容易達(dá)到漸進(jìn)性能，編碼速度較高，但復(fù)雜度大，這造成單純用軟件編碼難以達(dá)到很高的性能，特別是對(duì)于高清晰度視頻(HDTV)不能實(shí)現(xiàn)實(shí)時(shí)編碼，這就需要硬件加速或設(shè)計(jì)專門(mén)的硬件編碼電路。
目前，已有相應(yīng)的硬件加速電路設(shè)計(jì)問(wèn)世，但主要是對(duì)算術(shù)編碼部分進(jìn)行設(shè)計(jì)，整體性能仍不夠理想。這里在對(duì)以往加速電路分析的基礎(chǔ)上，把握CABAC整個(gè)編碼原理，主要對(duì)其中的二進(jìn)制化部分進(jìn)行優(yōu)化，對(duì)相應(yīng)的二進(jìn)制化方法進(jìn)行歸類優(yōu)化，采用并行運(yùn)算的方案，最終在FPGA上以較優(yōu)的速度和資源實(shí)現(xiàn)硬件編碼。

2 二進(jìn)制化原理
CABAC實(shí)現(xiàn)方案包括3個(gè)過(guò)程：語(yǔ)法元素的二進(jìn)制化、上下文建模、自適應(yīng)算術(shù)編碼，圖1是CABAC編碼器基本結(jié)構(gòu)。

二進(jìn)制化是CABAC編碼的第1步，提高二進(jìn)制化模塊的編碼速度有助于整個(gè)系統(tǒng)速度的提高。在二進(jìn)制化過(guò)程中，一個(gè)給定的非二進(jìn)制語(yǔ)法元素被唯一地映射到一個(gè)二進(jìn)制序列(Bin String)，其中的每一位稱為Bin。
如果輸入為給定的二進(jìn)制語(yǔ)法元素，則此步就可以越過(guò)，隨后的步驟由編碼模式?jīng)Q定。