DDS信號源的FPGA實現(xiàn)

1 引言
目前直接數(shù)字頻率合成DDS專用器件大多采用先進(jìn)特定工藝技術(shù)，并具有高性能，多功能，且其內(nèi)部數(shù)字信號抖動?。敵鲂盘柕馁|(zhì)量高等特點(diǎn)，諸如Qualcomm公司的Q2230、Q2334，Analog Device公司的AD9955、AD9850等。這些DDS器件可滿足電路設(shè)計的多種需求。但其控制方式固定．在某些系統(tǒng)應(yīng)用中其功能與系統(tǒng)要求還有一定差距，因此需要與高性能的FPGA器件相結(jié)合設(shè)計符合某個特定要求的系統(tǒng)。DDS專用器件可重配置性結(jié)構(gòu)方便的實現(xiàn)了各種復(fù)雜的調(diào)制功能，具有良好的實用性和靈活性。因此，這里給出DDS信號源的FPGA設(shè)計方案。

2 DDS的工作原理和基本結(jié)構(gòu)
直接數(shù)字頻率合成技術(shù)DDS(Direct Digital Frequency Synthesis)是一種從相位出發(fā)直接合成所需波形的頻率合成技術(shù)。它是以一個固定頻率精度的時鐘作為參考時鐘源，通過數(shù)字信號處理技術(shù)產(chǎn)生一個頻率與相位可調(diào)的輸出信號。實質(zhì)上．它是由設(shè)置的二進(jìn)制控制字對參考時鐘做除法運(yùn)算?？刂谱忠话闶?4~48位字長，因此可認(rèn)為DDS是數(shù)字信號處理理論的延伸，是數(shù)字信號中信號合成的硬件實現(xiàn)。
2．1 DDS的工作原理
設(shè)一路頻率為f的余弦信號：

現(xiàn)以采樣頻率fc對該路信號采樣，得到離散序列為：

式中：Tc=1/fc為采樣周期。
式(2)所對應(yīng)的相位序列為：

該相位序列的顯著特性就是線性，即相鄰樣值之間的相位增量是一常數(shù)，且僅與信號頻率f有關(guān)，即相位增量為：

由于頻率．廠與參考源頻率fc之間滿足：

式中：K和M為正整數(shù)。
相位增量為：

由式(6)可知，若將2π的相位均勻量化為M等份，則頻率為f=(K/M)fc的余弦信號以頻率fc采樣后，其量化序列的樣本之間的量化相位增量為一變值K。
根據(jù)以上原理，用變量K構(gòu)造一個量化序列：

完成φ(n)到另一序列s(n)的映射，即由φ(n)構(gòu)造序列：

式(8)是連續(xù)時間信號s(t)經(jīng)采樣頻率fc為采樣后的離散時間序列。根據(jù)采樣定理，當(dāng)時，s(n)經(jīng)低通濾波器濾波后，可唯一恢復(fù)s(t)?？梢?，通過上述系列變換．變量K將唯一確定一個單頻模擬余弦信號s(t)：

該信號頻率為：

式(11)是DDS方程，在實際的DDS中，一般取M=2N,N為正整數(shù)，于是DDS方程可寫成：