新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于FPGA的脈沖壓縮仿真與實(shí)現(xiàn)

基于FPGA的脈沖壓縮仿真與實(shí)現(xiàn)

作者: 時(shí)間:2009-06-19 來(lái)源:網(wǎng)絡(luò) 收藏

對(duì)該匹配濾波器波形,輸入數(shù)據(jù)為MATLAB的12位數(shù)據(jù),由于該濾波器做的是50x50點(diǎn)的卷積.所以輸出數(shù)據(jù)為50+50-1=99個(gè),波形如圖6所示。

4 結(jié)論
通過(guò)仿真分析過(guò)程和調(diào)試驗(yàn)驗(yàn)證整個(gè)設(shè)計(jì).可看出利用基于分布式算法能夠大大減少數(shù)字的運(yùn)算量,提高效率。由于匹配濾波器的系數(shù)是以中心,點(diǎn)對(duì)稱的,所以可采用線性相位FIR濾波器在中的實(shí)現(xiàn)算法,這樣同等性能的濾波器設(shè)計(jì)可減小一半的硬件規(guī)l模。同時(shí),還可通過(guò)分時(shí)復(fù)用嵌入式乘法器來(lái)實(shí)現(xiàn)卷積,這樣就會(huì)節(jié)省更多的邏輯單元,并且有能力實(shí)現(xiàn)更多功能。

脈沖點(diǎn)火器相關(guān)文章:脈沖點(diǎn)火器原理

上一頁(yè) 1 2 3 下一頁(yè)

關(guān)鍵詞: FPGA 脈沖壓縮 仿真

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉