基于PCI總線集成電路測試儀接口設(shè)計
加入技術(shù)交流群
本設(shè)計的接口總線選用的是PCI總線。PCI(Peripheral Component Interconnect)是一種由NI公司于1997年發(fā)布的基于計算機測量和自動化平臺的一種全新的開放性、模塊化儀器總線規(guī)范。PCI總線采用32位突發(fā)方式傳輸?shù)木植靠偩€，工作頻率可達33 MHz，支持32 b／64 b的數(shù)據(jù)傳輸，并支持多總線主控和線性突發(fā)(Burst)模式傳送，在理論上數(shù)據(jù)傳輸速率可以達到132 Mb／s。
目前國內(nèi)外PCI總線接口實現(xiàn)方案主要有：采用專用的PCI接口芯片。采用專用芯片只需考慮用它來實現(xiàn)自己要求的功能，而不用考慮PCI芯片的內(nèi)部結(jié)構(gòu)，這樣就縮短了設(shè)計時間，但靈活性較差，會造成一定的資源浪費。利用IP核來實現(xiàn)PCI接口，利用基于PCI協(xié)議的IP核來實現(xiàn)PCI接口，這種設(shè)計開發(fā)速度較快，靈活性較好，但是IP核價格昂貴。采用FPGA實現(xiàn)PCI總線協(xié)議。采用CPLD／FPGA等可編程邏輯器件實現(xiàn)PCI接口，最大的優(yōu)點在于靈活的可編程性，可以節(jié)約系統(tǒng)的邏輯資源，系統(tǒng)設(shè)計緊湊，方便系統(tǒng)更新，缺點是開發(fā)難度大，周期長，系統(tǒng)檢驗困難，且不具備通用性。本文設(shè)計了一種采用PCI專用接口芯片PCI9030實現(xiàn)PCI總線接口，并利用可編程邏輯器件FPGA完成復雜的時序邏輯控制和地址譯碼。該設(shè)計的特點是簡化了硬件電路的復雜性，縮短了開發(fā)周期，通用性較好。其硬件連接框圖如圖2所示。本文引用地址：http://butianyuan.cn/article/193582.htm
2 PCI總線的信號定義
PCI總線的信號主要包括PCI總線信號、E2PROM接口信號和局部總線信號。主要信號的電路連接圖如圖3所示。
2．1 PCI總線信號
PCI總線信號包括CLK(時鐘信號)、
(復位信號)、
(幀周期信號)、C／BE[3．．0](總線命令／字節(jié)使能信號)、
(主設(shè)備準備好信號)、
(目標設(shè)備準備好信號)、AD[31．．00](地址／數(shù)據(jù)信號)、PAR(奇偶校驗信號)、
(停止信號)、IDSEL(初始化設(shè)備選信號)、
(設(shè)備選擇信號)、
(數(shù)據(jù)奇偶校驗錯誤報告信號)、
(系統(tǒng)錯誤報告信號)、
(中斷信號)等。這些信號由PCI9030芯片上的各管腳直接與PC機的PCI插槽對應的端口相連。其中MODE信號是多路復用信號，這里使用多路復用功能，需要上拉10kΩ的電阻至3．3 V電源，邊界掃描功能不使用，引腳TRST應該接地。
評論