新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于FPGA的短波AM解調(diào)器的設(shè)計(jì)

基于FPGA的短波AM解調(diào)器的設(shè)計(jì)

作者: 時(shí)間:2016-10-18 來源:網(wǎng)絡(luò) 收藏

摘要是中短波廣播中一種主要的調(diào)制方式。本文針對(duì)現(xiàn)有的模擬短波AM解調(diào)器的不足,提出了一種基于FPGA的全數(shù)字解調(diào)器。其最大的優(yōu)點(diǎn)是將系統(tǒng)中的模擬電路壓縮到最小。短波信號(hào)在前端經(jīng)過模數(shù)轉(zhuǎn)換器采樣后直接送給FPGA處理,有效的避免了過多的模擬電路對(duì)系統(tǒng)指標(biāo)的影響。

本文引用地址:http://butianyuan.cn/article/201610/308478.htm

短波通信是歷史最為久遠(yuǎn)的無線通信,被廣泛地應(yīng)用于政府,外交,氣象等領(lǐng)域。由于短波通信設(shè)備簡(jiǎn)單,機(jī)動(dòng)靈活,成本低廉,傳輸距離遠(yuǎn)并且信道不易被摧毀,在通信領(lǐng)域占有極其重要的地位。在有些短波監(jiān)測(cè)應(yīng)用中需要在幾十公里外的地方監(jiān)測(cè)AM電臺(tái),這就需要將短波信號(hào)解調(diào)后再通過光纖傳輸?shù)奖O(jiān)測(cè)臺(tái)。傳統(tǒng)的短波接收機(jī)采用超外差技術(shù),首先通過模擬器件將射頻信號(hào)變換到為中頻信號(hào),再對(duì)信號(hào)進(jìn)行放大、濾波、解調(diào)等處理,這使得系統(tǒng)抗干擾能力差?,F(xiàn)在也有一些數(shù)字短波接收機(jī),在中頻對(duì)短波信號(hào)數(shù)字化,再利用DSP實(shí)現(xiàn)。由于依然使用到了太多的模擬器件,使得系統(tǒng)性能提升有限。本文根據(jù)軟件無線電的思想,提出一種全數(shù)字的器。使用高速模數(shù)轉(zhuǎn)換器直接射頻采樣,并將高速數(shù)據(jù)流送給FPGA完成下變頻、濾波、解調(diào)。此系統(tǒng)將模擬器件壓縮到最小,使得系統(tǒng)的抗干擾能力得到極大的提高,這也將系統(tǒng)的解調(diào)靈敏度提升到了一個(gè)新的高度。

1 AM解調(diào)原理

AM信號(hào)的時(shí)域表示式分別為:

基于FPGA的短波AM解調(diào)器的設(shè)計(jì)

式中,A0為外加的直流分量;m(t)可以是確知信號(hào)也可以是隨機(jī)信號(hào),但通常認(rèn)為其平均值為0.即m(t)=0。

AM信號(hào)的解調(diào)方法有兩種:相干解調(diào)和包絡(luò)檢波解調(diào)。

1.1 相干解調(diào)

已調(diào)信號(hào)的頻譜搬回到原點(diǎn)位置,即可得到原始的調(diào)制信號(hào)頻譜,從而恢復(fù)出原始信號(hào)。解調(diào)中的頻譜搬移可以使用相乘運(yùn)算來實(shí)現(xiàn)。相干解調(diào)的原理框圖如圖1所示。

基于FPGA的短波AM解調(diào)器的設(shè)計(jì)

將已調(diào)信號(hào)乘上一個(gè)與調(diào)制器同頻同相的載波,得

基于FPGA的短波AM解調(diào)器的設(shè)計(jì)

相干解調(diào)的關(guān)鍵是必須產(chǎn)生一個(gè)與調(diào)制器同頻同相位的載波。如果同頻同相位的條件得不到滿足,則會(huì)破壞原始信號(hào)的恢復(fù),因此在實(shí)際應(yīng)用中很少使用。

1. 2 包絡(luò)檢測(cè)法

將信號(hào)與一正交載波相乘,如圖2,得到兩路信號(hào):

基于FPGA的短波AM解調(diào)器的設(shè)計(jì)

包絡(luò)檢測(cè)法對(duì)載波信號(hào)要求不高,是現(xiàn)在較為常用的短波AM解調(diào)方法。

基于FPGA的短波AM解調(diào)器的設(shè)計(jì)

2 基于FPGA的AM解調(diào)算法實(shí)現(xiàn)

模擬解調(diào)用模擬器件完成射頻信號(hào)的下變頻、濾波、解調(diào)。現(xiàn)有的數(shù)字中頻解調(diào)也是利用模擬器件將射頻信號(hào)下變頻到中頻信號(hào),再通過模數(shù)轉(zhuǎn)換器轉(zhuǎn)換成數(shù)字信號(hào),最后送給DSP完成解調(diào)。在此方案中也同樣需要模擬器件完成信號(hào)變頻、濾波,這使得此系統(tǒng)的性能相對(duì)于純模擬解調(diào)方法提高有限。本文提出的利用FPGA實(shí)現(xiàn),首先使用高速模數(shù)轉(zhuǎn)換器直接在射頻階段完成數(shù)字化,再由FPGA完成濾波、抽取、變頻,將高速寬帶寬數(shù)據(jù)轉(zhuǎn)換為低速、帶寬為2KHz的窄帶寬數(shù)據(jù),最后根據(jù)包絡(luò)檢測(cè)法解調(diào)出音頻信號(hào)。具體實(shí)現(xiàn)過程框圖如圖3。

基于FPGA的短波AM解調(diào)器的設(shè)計(jì)

全數(shù)字短波AM解調(diào)系統(tǒng)包括以下6個(gè)部分:

1)抗混頻濾波器

短波信號(hào)的頻率范圍是50 kHz~30 MHz,抗混頻濾波器的作用是將30 MHz以外的信號(hào)濾除,這些帶外信號(hào)如果沒有被濾除,經(jīng)過AD采樣后將在30 MHz帶寬內(nèi)產(chǎn)生鏡像頻譜,在最后解調(diào)出的AM信號(hào)中出現(xiàn)雜音。

2)模數(shù)轉(zhuǎn)換器

模數(shù)轉(zhuǎn)換器完成射頻信號(hào)的數(shù)字化工作。由于是對(duì)射頻信號(hào)直接數(shù)字化,根據(jù)奈奎斯特采樣定理,射頻信號(hào)的帶寬是30 MHz,則采樣率需達(dá)到60 MHz。為了得到更好的SNR,SFDR等指標(biāo),我們將采樣率定為100 MHz,選用的AD采樣芯片為linear公司的LTC2217,此芯片的最高采樣率為105 MHz,可以提供高達(dá)105 dB的無雜散動(dòng)態(tài)范圍。

3)數(shù)字頻率合成器

數(shù)字頻率合成器的作用是根據(jù)給定的頻率產(chǎn)生對(duì)應(yīng)的正弦數(shù)據(jù),為數(shù)字混頻器提供混頻數(shù)據(jù)。常用的實(shí)現(xiàn)方法有查找表法和Cordic算法?;诓檎冶淼臄?shù)字頻率合成器實(shí)現(xiàn)過程簡(jiǎn)單,但需要占用大量的存儲(chǔ)器資源,而且精度與存儲(chǔ)器空間大小有直接關(guān)系,存儲(chǔ)器空間越大,精度越高。Cordic算法比較復(fù)雜,但基于流水線結(jié)構(gòu)的Cordic算法只需移位和加減法操作就可以完成,F(xiàn)PGA資源占用少。其精度與流水線級(jí)數(shù)相關(guān),實(shí)際情況中可以根據(jù)需要選取適當(dāng)?shù)募?jí)數(shù)。具體原理在AM包絡(luò)檢測(cè)中詳細(xì)介紹。

4)數(shù)字混頻器

與數(shù)字中頻解調(diào)系統(tǒng)類似,全數(shù)字解調(diào)系統(tǒng)需要將待解調(diào)信號(hào)從射頻變頻到中頻。具體的實(shí)現(xiàn)過程如圖4所示。

基于FPGA的短波AM解調(diào)器的設(shè)計(jì)
基于FPGA的短波AM解調(diào)器的設(shè)計(jì)

高頻成分cos(2*wcn)由低通濾波器濾除,在本系統(tǒng)中wc定義為待解調(diào)的信號(hào)頻率。通過數(shù)字混頻器將待解調(diào)信號(hào)搬移到零頻點(diǎn)附近,為下一級(jí)數(shù)字抽取做準(zhǔn)備。FPGA算法實(shí)現(xiàn)如下:首先通過上位機(jī)軟件設(shè)置wc,F(xiàn)PGA內(nèi)部的數(shù)字頻率合成器生成相應(yīng)頻率的正弦數(shù)據(jù),利用FPGA的乘法器完成相乘操作。將乘法器輸出的數(shù)據(jù)送給數(shù)字濾波模塊,就可以將完成頻譜搬移。

5)多級(jí)抽取濾波器

多級(jí)濾波器是本系統(tǒng)中最重要的部分,其直接關(guān)系到整個(gè)解調(diào)系統(tǒng)的最終性能。短波信號(hào)在經(jīng)過AD采樣后轉(zhuǎn)換為速率為100 MHz,帶寬為50 kHz~30 MHz的高速數(shù)字信號(hào)。而在整個(gè)短波波段中有上千個(gè)頻道,每個(gè)頻道的帶寬只有2~10 kHz,因此需要將單個(gè)頻道數(shù)據(jù)從30MHz帶寬的數(shù)據(jù)中提取出來。如果直接在100 MHz頻率范圍內(nèi)設(shè)計(jì)一個(gè)10 kHz帶寬的帶通濾波器,這樣的濾波器通帶要求非常窄,過渡帶要求非常陡,此濾波器系數(shù)將達(dá)到幾百甚至一千,這對(duì)濾波器的實(shí)現(xiàn)帶來很大的困難,容易使系統(tǒng)的特性非常的不穩(wěn)定。因此在實(shí)際的設(shè)計(jì)中,一般都采用多級(jí)結(jié)構(gòu)進(jìn)行分級(jí)濾波和抽取,以求降低對(duì)抗混疊濾波器的要求。將抽取因子D分解為J個(gè)整數(shù)的乘積,即:

基于FPGA的短波AM解調(diào)器的設(shè)計(jì)

,此系統(tǒng)可用J級(jí)整數(shù)因子級(jí)聯(lián)的形式來實(shí)現(xiàn),如圖5所示。

基于FPGA的短波AM解調(diào)器的設(shè)計(jì)

圖中第i級(jí)輸出序列的采樣頻率Fi=Fi-1/Di,hi(n)是第i級(jí)抗混頻濾波器,其阻帶截止頻率為:Fsi=Fi/2=Fi-1/2Di,以此設(shè)計(jì)的每一級(jí)抗混頻濾波器可以保證各級(jí)抽取后沒有混頻現(xiàn)象。

6)包絡(luò)檢測(cè)器

包絡(luò)檢測(cè)是將濾波器提取出的窄帶AM信號(hào)通過兩個(gè)相互正交的信號(hào)相乘,濾除高頻分量后,對(duì)這兩路信號(hào)取均方根。本文通過cordic算法能夠快速計(jì)算出其包絡(luò)。原理如下:

假設(shè)直角坐標(biāo)系內(nèi)有一個(gè)初始向量v(x,y),旋轉(zhuǎn)θ角度后得到另一個(gè)向量v’(x’,y’),如圖6所示。

基于FPGA的短波AM解調(diào)器的設(shè)計(jì)

由圖6可得:

基于FPGA的短波AM解調(diào)器的設(shè)計(jì)
基于FPGA的短波AM解調(diào)器的設(shè)計(jì)

將此計(jì)算值轉(zhuǎn)換為16 Bit的雙字節(jié)發(fā)送給音頻DA就可以得到調(diào)制在短波信號(hào)上的原始音頻信號(hào)。

3 設(shè)計(jì)流程及結(jié)果分析

系統(tǒng)設(shè)計(jì)包括算法仿真,F(xiàn)PGA軟件設(shè)計(jì)實(shí)現(xiàn)。算法仿真通過MATLAB實(shí)現(xiàn),主要包括FIR設(shè)計(jì),Cordic算法設(shè)計(jì),對(duì)濾波后的數(shù)據(jù)進(jìn)行頻譜分析以驗(yàn)證算法的正確性。FPGA設(shè)計(jì)采用Synopsys公司推薦的設(shè)計(jì)流程。由于本系統(tǒng)中的模擬器件較少,避免了信號(hào)每經(jīng)過一級(jí)模擬器件所產(chǎn)生的劣化,因此全數(shù)字解調(diào)系統(tǒng)的靈敏度有很大的提高,對(duì)調(diào)制信號(hào)信噪比的要求有很大的降低。通過將此系統(tǒng)與其他模擬解調(diào)系統(tǒng)的靈敏度以及對(duì)調(diào)制信號(hào)所要求的最低信噪比所做的對(duì)比(表1)得出,本系統(tǒng)在信號(hào)很微弱的情況下依然能夠解調(diào)出滿足人聽覺的音頻信號(hào)。

基于FPGA的短波AM解調(diào)器的設(shè)計(jì)


評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉