基于FPGA的高速并行Viterbi譯碼器的設計與實現(xiàn)
加入技術交流群
針對319卷積編碼，提出一種Viterbi譯碼器的FPGA實現(xiàn)方案。該方案兼顧了資源消耗和譯碼效率，通過有效的時鐘和存儲介質(zhì)復用，實現(xiàn)了高速并行的譯碼功能，并利用Verilog語言在Xilinx ISE 6．2中進行了建模仿真和綜合實現(xiàn)。
本文引用地址：http://butianyuan.cn/article/201706/349281.htm基于FPGA的高速并行Viterbi譯碼器的設計.pdf
評論