新聞中心

EEPW首頁 > 業(yè)界動態(tài) > PCIe 5.0首秀!PCIe 4.0剛出生就落伍了?

PCIe 5.0首秀!PCIe 4.0剛出生就落伍了?

作者:上方文Q 時間:2019-10-14 來源:快科技 收藏

產品正在紛紛面世,但是下一代已經迫不及待地走來,標準規(guī)范剛剛完成不到半年的它,已經得到了一批產品和技術的采納,比如Intel 10nm Agilex FPGA,比如CXL、CCIX、Gen-Z高速互連標準。

本文引用地址:http://butianyuan.cn/article/201910/405747.htm

近日,芯片開發(fā)工具和硅片IP大廠(Synopsys)展示了自己的 CXL、 CCIX方案,這也是PCIe 5.0首次公開秀肌肉。

1571014332491392.png

CXL、CCIX都是芯片間的互連協(xié)議,用于連接處理器和各種加速器(標量/矢量/矩陣/空間等架構),并保持低延遲的內存和緩存一致性,都面向異構計算架構。

CXL 1.0/1.1、CCIX 1.1版本都引入了PCIe 5.0,利用其單鏈路32GT/s高帶寬的優(yōu)勢,并原生支持不同的鏈路帶寬。

1571014350781233.png

最近推出的DesignWare CXL IP方案可采用16nm、10nm、7nm工藝制造,支持16個PCIe鏈路,包括CXL 1.1控制器、硅驗證的PCIe 5.0控制器、硅驗證的32GT/s PHY物理層、RAS、VC驗證IP。

1571014383412369.png

DesignWare CCIOX 1.1 IP方案尚未正式發(fā)布,不過從展示來看,其功能已經完備,PCIe 5.0已經很好地融入其中。

兩套展示方案都基于FPGA和特殊設備,而沒有使用真實的芯片,所以還只是功能上的演示,距離實際產品尚還需要一些時日,但這無疑表明,PCIe 5.0會比我們想象的來得更快。



關鍵詞: PCIe 5.0 PCIe 4.0 新思科技

評論


相關推薦

技術專區(qū)

關閉
×

报名截止时间 12月22日
Let's do--DIY 液体流量检测仪让喝水更有乐趣,快来报名吧!