西門子與SPIL合作為扇出型晶圓級封裝打造3D驗證流程

西門子數(shù)字化工業(yè)軟件日前與矽品精密工業(yè)股份有限公司 (矽品，SPIL) 合作，針對 SPIL 的扇出型系列先進 IC 封裝技術(shù)開發(fā)并實施新的工作流程，以進行 IC 封裝裝配規(guī)劃以及 3D LVS   (layout vs. schematic) 裝配驗證。該流程將應用于 SPIL 的 2.5D 和扇出型封裝系列技術(shù)。 

為了滿足市場對于高性能、低功耗、小尺寸 IC 的上揚需求，IC 設計的封裝技術(shù)也變得日益復雜，2.5D 和 3D 配置等技術(shù)應運而生。這些技術(shù)將一個或多個具有不同功能的 IC 與增加的 I/O 和電路密度相結(jié)合，因此需要創(chuàng)建并查看多個裝配和 LVS、連接關系、幾何形狀和元件間距場景。為了幫助客戶輕松實施這些先進的封裝技術(shù)，SPIL 采用西門子的 Xpedition? Substrate Integrator 軟件和 Calibre^? 3DSTACK 軟件，用于其扇出系列封裝技術(shù)的封裝規(guī)劃和 3D LVS 封裝裝配驗證。 

矽品精密工業(yè)股份有限公司研發(fā)中心副總王愉博博士表示：“矽品著力于開發(fā)和部署一套經(jīng)過驗證且包括全面 3D LVS 的工作流程，以進行先進封裝裝配規(guī)劃和驗證。西門子是該領域公認的領導廠商，擁有穩(wěn)健的技術(shù)能力并獲得市場的廣泛認可。矽品將在今后的生產(chǎn)中使用與西門子共同打造的流程來驗證我們的扇出系列技術(shù)?！?nbsp;  

SPIL 的扇出型封裝系列能夠提供更大空間，在半導體區(qū)域之上布線更多的 I/O，并通過扇出型工藝擴展封裝尺寸，而傳統(tǒng)封裝技術(shù)無法做到這一點。 

西門子數(shù)字化工業(yè)軟件電路板系統(tǒng)高級副總裁 AJ Incorvaia 表示：“西門子很高興與 SPIL 合作，為其先進封裝技術(shù)定義和提供必要的工作流程和技術(shù)。SPIL 的客戶正努力探索更復雜的設計，SPIL 和西門子也隨時準備為其提供所需的工作流程，將這些復雜設計加速推向市場?！?/p>