EUV 的單次曝光與多次曝光的進步

隨著半導體器件變得更加復雜，它們的圖案化方法也變得更加復雜。每個新節(jié)點的極小特征尺寸要求光刻技術不斷進步。盡管自行業(yè)成立以來基本的光刻過程沒有改變——通過光罩將光照射到準備好的硅晶圓上——但該過程中每個部分的技術和方法都發(fā)生了巨大變化。隨著極紫外（EUV）光刻技術在過去五年從實驗室過渡到 7 納米和 5 納米的大規(guī)模生產(chǎn)，這些進步加速了?，F(xiàn)在，隨著高數(shù)值孔徑（high-NA）EUV 的即將到來，對于 3 納米節(jié)點及以下的單圖案與多圖案技術之間的辯論已經(jīng)加劇。

EUV 多圖案光刻技術的獨特之處在于，決定使用單圖案還是多圖案需要考慮所需的劑量，以使晶圓曝光并仍然可制造。單圖案光刻過程可能比雙圖案過程更昂貴，因為單圖案可能需要超過兩倍的曝光劑量，并且在非常昂貴的掃描儀上比雙圖案過程具有更差的吞吐量。

推動單次曝光的極限

單次曝光涉及使用單一曝光步驟在晶圓上創(chuàng)建所需的圖案，與多圖案方法相比，減少了工藝步驟和相關成本。這項技術因其簡單性和成本效益而長期受到半導體制造商的青睞。單次曝光的一些好處包括：

降低缺陷風險：與多圖案相比，單次曝光的缺陷風險降低，多圖案可能引入對齊問題、疊加誤差和其他可能影響產(chǎn)量的缺陷。通過最小化工藝步驟的數(shù)量，單次曝光本質(zhì)上降低了這些風險，從而實現(xiàn)更高的產(chǎn)量和更可靠的制造結(jié)果。

提高吞吐量：多圖案需要幾次光刻和刻蝕周期，每次都會延長整體工藝時間。相比之下，單次曝光簡化了制造流程，允許更快地處理晶圓。

降低成本：多圖案中每次額外曝光都需要額外的掩模和增加使用先進的光刻工具，從而推高成本。通過減少所需的曝光次數(shù)，單次曝光可以大幅節(jié)省材料和設備使用。

簡化過程控制：在多圖案中管理過程參數(shù)并確保多次曝光的一致性可能具有挑戰(zhàn)性。單次曝光簡化了過程控制，使其更容易在制造過程中保持一致性和可重復性。

制造商非常努力地使單次曝光工作，因為沒有人想做雙次曝光，這太昂貴了。所以在過去五年里確實發(fā)生了這種情況。公司盡可能地推動單次曝光技術，推遲了雙次曝光的需求，比任何人預期的都要長。

EUV 掃描儀質(zhì)量的逐步改進在將單次曝光擴展到五年前 ASML NXE:3400C 掃描儀剛剛推出時所不可能的范圍內(nèi)發(fā)揮了關鍵作用。從那時起，功率和掃描儀技術的進一步進步，包括更好的鏡頭和更復雜的照明器，有助于降低缺陷率和提高產(chǎn)量。這些改進提高了單次曝光的實際分辨率，使其成為更小特征尺寸的更可行選擇。

ASML 推出了一系列 0.33 NA EUV 光刻設備模型，每次他們這樣做，它們的吞吐量就會略有提高，疊加效果更好，鏡頭也更好?，F(xiàn)在他們正在發(fā)貨 3800，每一款的可靠性都在不斷提高。

ASML 最新的 EUV 設備的更高源功率使使用更高劑量成為可能，這反過來又提高了分辨率并降低了缺陷的可能性。此外，新光刻膠技術的進步提高了靈敏度和分辨率，允許在更小的間距上進行更精確的圖案化。

除了提高 EUV 掃描儀本身的規(guī)格外，193 納米干法和浸沒式光刻中使用的一些技巧也已應用于 EUV，以支持更緊密的間距。許多這些是分辨率增強技術（RET）、源和掩模優(yōu)化（SMO）、更積極的光學接近校正（OPC）甚至是曲線 OPC，加上逆光刻技術（ILT），無論是曼哈頓化還是曲線化，用于熱點。

曾經(jīng)在 32 納米間距上具有挑戰(zhàn)性的事情現(xiàn)在在 30 納米上變得具有挑戰(zhàn)性，而在 30 納米上具有挑戰(zhàn)性的事情現(xiàn)在在 28 納米上變得可以管理。盡管使用單次曝光實現(xiàn)真正的 28 納米間距仍然很困難，但 EUV 工具和抗蝕劑能力的改進使我們接近了。

但是，盡管單次曝光很受歡迎，但它也有缺點。在更小的節(jié)點上，單次曝光在實現(xiàn)高精度的更細間距方面存在困難。隨著特征尺寸的縮小，誤差的余地減小，使得保持圖案保真度和控制缺陷變得更加困難。在這些尺度上，光子吸收的隨機性也可能導致變化，從而產(chǎn)生缺陷，隨著關鍵尺寸的縮小，這些問題變得更加嚴重。此外，單次曝光在這些更小間距上所需的更高劑量可以顯著增加整體工藝成本并降低吞吐量。

制造商希望盡可能低地推動單次曝光，因為它更具成本效益。但這并不總是那么容易，因為要使單次曝光提供良好的產(chǎn)量通常需要更高的成像劑量，而更高的劑量增加了成本?，F(xiàn)在你有一個更高成本的單次曝光與一個更高成本的雙次曝光相比，了解確切的權(quán)衡點可能變得棘手。

多圖案化

雖然單次曝光提供了幾個優(yōu)點，但它在更小的節(jié)點上也有明顯的局限性。隨著特征尺寸的不斷縮小，行業(yè)越來越多地轉(zhuǎn)向多圖案化技術，以實現(xiàn)在 3 納米及以下先進節(jié)點上所需的精度和保真度。

雙圖案化本質(zhì)上比單次曝光更復雜和昂貴，但對于在先進節(jié)點上實現(xiàn)最小特征至關重要。它需要多個硬掩模和多次曝光，但如果你有一個寬松的間距并且你正在進行雙圖案化，你可以使用更低的劑量，這意味著每層的吞吐量比單次曝光更高。所以成本上有一點抵消。

圖 1:雙重圖案會增加密度。來源:Lam Research

該行業(yè)多年來一直使用浸沒光刻進行多圖案化，積累了大量關于分解設計布局和自對準工藝的知識。多圖案化的原則無論是對于 193 浸沒還是 EUV 都是相同的，但要實現(xiàn)在 3 納米節(jié)點及以下實現(xiàn)產(chǎn)量目標所需的過程控制和精度水平需要新策略。

過程控制和 AI

多圖案化的一個重大挑戰(zhàn)是管理多次曝光，并確保最終圖案的整體性能符合所需規(guī)格。多次曝光增加了控制困難，使得保持圖案保真度和一致性更加困難。此外，使用這些技術與昂貴的 EUV 工具進一步復雜化了成本權(quán)衡。

先進的光刻技術有超過 1000 個設備和過程參數(shù)需要進行表征和監(jiān)控，以獲得質(zhì)量結(jié)果。這種需求正在加速 EUV 發(fā)展周期，為人工智能（AI）系統(tǒng)開發(fā)，這些系統(tǒng)能夠優(yōu)化多圖案化光刻并改善這些先進節(jié)點上的疊加誤差等過程問題。

此外，自對準雙圖案化（SADP）和自對準四圖案化（SAQP）等多圖案化技術對于在 3 納米及以下所需的精細特征的生產(chǎn)是必要的。

自對準雙圖案化（SADP）涉及使用單一光刻曝光，然后進行一系列沉積和刻蝕步驟來創(chuàng)建圖案。該過程通常從在預制圖案特征的側(cè)面沉積間隔材料開始。然后使用該間隔作為后續(xù)刻蝕步驟的掩模，有效地將單次曝光最初圖案化的特征數(shù)量翻倍。

SADP EUV 過程還可以利用 EUV 的高光刻分辨率創(chuàng)建非常緊密的線端間距和其他設計師所需的節(jié)省面積的功能。然而，需要先進的制造工具，如逆光刻技術（ILT），以高度優(yōu)化掩模圖案，減少晶圓上電路特征的最小尺寸和間距。

自對準四圖案化（SAQP）擴展了 SADP 的原則，以實現(xiàn)更小的特征尺寸。SAQP 涉及額外的間隔沉積和刻蝕周期，有效地將原始光刻曝光的圖案密度增加四倍。這種方法特別適用于創(chuàng)建 3 納米及以下所需的極細間距。

該行業(yè)多年來一直使用浸沒光刻進行多圖案化，積累了大量關于分解設計布局和自對準工藝的知識。這些技術和經(jīng)驗教訓可以與 EUV 光刻一起重新使用。并不是說 EUV 有任何新技巧。相反，隨著我們向更小尺寸的移動，對更高水平的過程控制和精度的需求變得更加關鍵。

EUV 掩模創(chuàng)新

在過去五年中，EUV 掩模制造的基礎設施和技術有了顯著改進，以滿足 7 納米和 5 納米節(jié)點的嚴格要求。EUV 光刻技術的采用推動了光學接近校正（OPC）和 ILT 的發(fā)展，這對于管理數(shù)據(jù)量和確保精確檢查 EUV 掩模特征至關重要。

ASML 在提高 EUV 膜片的性能方面也取得了顯著進展，實現(xiàn)了 83% 至 84% 的傳輸率，顯著提高了整體缺陷性和傳輸精度。EUV 掩模的整體質(zhì)量也有所提高，使 EUV 光刻更適合大規(guī)模生產(chǎn)。

看來 Hoya 和 Asahi Glass 現(xiàn)在正在制造足夠多的無缺陷掩模空白，人們實際上可以考慮用某些類型的掩模進行曝光。這在幾年前是不可想象的?？紤]到五年前生產(chǎn)一個沒有缺陷的 EUV 掩模空白是一個重要的里程碑，無缺陷掩?？瞻椎母倪M是顯著的。

曲線掩模和多圖案化

曲線掩模因其潛在的提高設備性能和降低功耗而受到廣泛關注。曲線特征允許更有效的設計，從而在最終設備中實現(xiàn)更高的性能和更低的功耗。然而，將曲線特征整合到多圖案化過程中還有很長的路要走。設計曲線掩模的計算復雜性已經(jīng)需要 GPU 加速和 AI 支持，并且隨著多圖案化的增加，這種復雜性呈指數(shù)級增長。

曲線掩模圖案最初是由曲線 ILT 驅(qū)動的，以獲得最佳分辨率和工藝窗口，并由多束掩模寫入器實現(xiàn)。由于所有 EUV 掩模都是由多束掩模寫入器編寫的，它們也可以是曲線的。特別是 OPC 很容易從基于段的曼哈頓 OPC 擴展到基于控制點的曲線 OPC，公司正忙于將曲線掩模應用于 EUV 和 DUV 層，以縮小節(jié)點并提高產(chǎn)量。行業(yè)面臨的下一個要求是需要將 ILT 擴展到 EUV 的全芯片或全縫曲線 ILT。一旦有 ILT 產(chǎn)品能夠做到 EUV 的全縫曲線 ILT，它將被行業(yè)采用。

管理這些復雜性的一種方法可能是盡可能簡單地保持拼接邊界，邊界本身具有最小復雜特征，并且更復雜的曲線特征在半尺寸光罩中，類似于在多芯片模塊中采取的方法。這種方法有助于保持對齊和疊加精度，這對于在先進節(jié)點上多圖案化的成功至關重要。它確保了關鍵特征在拼接過程中不會受到影響，保持了最終設備的完整性和性能。

即使這是可能的，也需要一段時間來解決具有曲線特征的多圖案化的解決方案。在這些尺度上的光刻物理，包括管理 3D 效果和非單色光源，為過程增加了巨大的復雜性。

High NA EUV

未來幾年內(nèi)引入的 High NA EUV 光刻將通過提供更高的分辨率和改進的圖案保真度，顯著影響圖案化領域。High NA EUV 技術旨在減少對多圖案化的需求，將單次曝光擴展到 3 納米及更遠。然而，過渡到 High NA EUV 帶來了自己的一套挑戰(zhàn)，需要大量的技術和財務投資。

High NA EUV 的主要優(yōu)點是其能夠?qū)崿F(xiàn)更細的分辨率，將半導體制造的邊界推向了埃拉。然而，這種增加的分辨率帶來了新的挑戰(zhàn)，特別是在管理隨機效應和發(fā)展新的抗蝕劑材料方面，這些材料能夠在圖案化更薄層時承受更高的劑量。

對于 14 埃和 10 埃節(jié)點，行業(yè)將使用 High NA EUV，這需要雙曝光拼接來制造大尺寸芯片。High NA EUV 將需要創(chuàng)新的拼接和疊加控制解決方案，以及先進的抗蝕劑材料來應對更緊密的過程窗口。

High NA EUV 面臨的一個主要挑戰(zhàn)是開發(fā)合適的抗蝕劑材料，主要是金屬氧化物。這種從傳統(tǒng)的化學放大抗蝕劑到金屬氧化物抗蝕劑的轉(zhuǎn)變對行業(yè)來說是一個重大變化。雖然金屬氧化物抗蝕劑由于其在更小節(jié)點上的更高分辨率和靈敏度而提供改進的性能，但它們尚未準備好進行大規(guī)模生產(chǎn)。

盡管如此，High NA EUV 技術的發(fā)展速度比預期的要快。他們今年夏天就用這些工具成像，這真是相當了不起。但是 High NA EUV 基礎設施的高初始投資是一個重大障礙，更不用說運營的持續(xù)成本了。公司將不得不權(quán)衡這些成本與潛在的好處。

結(jié)論

在過去五年中，EUV 光刻取得了顯著進展，特別是在單次和雙次圖案化領域。這些進步對于實現(xiàn)更小節(jié)點的先進半導體器件的生產(chǎn)至關重要。隨著行業(yè)向采用 High NA EUV 工具的方向發(fā)展，持續(xù)的創(chuàng)新和合作將是克服新挑戰(zhàn)并實現(xiàn)這些尖端技術的全部潛力所必需的。

EUV 光刻中單次和多圖案化之間的持續(xù)辯論突顯了半導體制造的動態(tài)性質(zhì)。在 3 納米節(jié)點及以后，兩種方法都將發(fā)揮關鍵作用，由技術進步和經(jīng)濟考慮塑造。