USB3.0中五分頻電路設計

　　圖4 基于CML 電路結構的五分頻器工作在8 GH z 仿真圖

　　圖5 基于T SPC 電路結構的五分頻器工作在10 GHz 仿真圖

　　對于不同頻率的分頻器。通常采用FOM 值來比較其性能， 分頻器的FOM 值定義為：

　　式中： fmax 是分頻器的最高工作頻率; P 是分頻器在最高工作頻率下的功耗， 表2 為本文設計的分頻器和其他文獻中介紹的分頻器作對比，所有的分頻器均采用CMOS工藝， 對比表明本文設計的5 分頻器性能較優(yōu)，在65 nm 工藝下具有明顯的功耗低優(yōu)勢， 尤其是采用TSPC 電路結構的分頻器， 功耗極低。

　　表2 幾種分頻器性能的總結對比

　　4 結語

　　采用spectr e 仿真表明， 采用CML 結構的分頻器最高工作頻率8 GHz,功耗1. 7 mW, 輸出信號占空比49. 76% ; 采用T SPC 電路結構分頻器最高工作頻率10 GHz, 功耗為0. 2 mW,輸出信號占空比49. 91%, 由于采用單端輸入輸出， 所以采用T SPC 結構的分頻器抗噪聲能力較弱。輸出信號占空比為50% 是本文一大特點， 2 種結構的分頻器工作頻率完全覆蓋了U SB 3. 0 協(xié)議所要求的頻率范圍，滿足協(xié)議要求。