DDR3存儲(chǔ)器接口控制器IP加速數(shù)據(jù)處理應(yīng)用

　　設(shè)計(jì)和驗(yàn)證流程

　　DDR3存儲(chǔ)器控制器IP核必須易于配置、生成并應(yīng)用到一個(gè)目標(biāo)設(shè)計(jì)中。使用圖形化用戶界面（GUI）來(lái)配置各種DDR3控制器參數(shù)是一種簡(jiǎn)便的方法，為目標(biāo)系統(tǒng)快速創(chuàng)建正確的控制器。所有的參數(shù)都需要確定，如：存儲(chǔ)器寬度、深度、速度和延遲。每一類配置參數(shù)都有其獨(dú)立的選項(xiàng)卡，有助于將設(shè)計(jì)任務(wù)分為一個(gè)個(gè)可管理的“任務(wù)塊”。一旦參數(shù)選定，生成代碼（用VHDL或Verilog）和生成相應(yīng)的測(cè)試基準(zhǔn)應(yīng)當(dāng)是比較容易的。

　　例如，萊迪思IPexpress工具只需三個(gè)步驟，如圖3所示，在ispLEVER設(shè)計(jì)軟件中創(chuàng)建ECP3 DDR3存儲(chǔ)器控制器IP核：

　　1)從萊迪思網(wǎng)站下載IPexpress工具并將IP核導(dǎo)入。

　　2)IP核參數(shù)可通過(guò)每個(gè)配置組對(duì)應(yīng)的選項(xiàng)卡進(jìn)行選擇，配置組有：類型、設(shè)置、時(shí)序、引腳和設(shè)計(jì)工具。

　　3)基于Verilog或VHDL的IP核和測(cè)試基準(zhǔn)一起生成，包括頂層、監(jiān)視器、指令生成器、用于Aldec或ModelSim的配置和腳本文件。

　　圖3：下載、配置和生成IP核設(shè)計(jì)流程

　　小結(jié)

　　在數(shù)據(jù)處理應(yīng)用的設(shè)計(jì)中，如本文中視頻處理的例子，當(dāng)存儲(chǔ)器具有足夠的帶寬時(shí)，可以充分利用FPGA的并行處理能力的優(yōu)勢(shì)。DDR3存儲(chǔ)器具有靈活、易于使用的存儲(chǔ)器控制器，如：萊迪思ECP3 DDR3存儲(chǔ)器控制器IP核，加上正確使用突發(fā)模式訪問(wèn)、數(shù)據(jù)緩沖器分配和存儲(chǔ)器交叉存取可以大大加快數(shù)據(jù)處理速度。此外，一個(gè)經(jīng)驗(yàn)證的IP核與可靠的設(shè)計(jì)和驗(yàn)證環(huán)境也加速了這些應(yīng)用的上市。