基于C6000系列DSP的MPEG-4編碼器實現(xiàn)

　　MPEG-4是一種開放性標準,其中許多部分都沒有規(guī)定,可以加入一些新的算法,因此采用通用DSP能夠隨時更新算法、優(yōu)化算法、使得編碼效率更高。由于MPEG-4編碼算法復雜,需要存儲的數(shù)據(jù)量大,無論是存儲空間分配、數(shù)據(jù)傳輸還是運算速度對DSP來說都是挑戰(zhàn)。本文介紹了基于C6000系列DSP的MPEG-4視頻編碼卡的軟硬件實現(xiàn)。利用DSP的VLIW和流水線結構設計程序可以使MPEG-4編碼效率大大提高。

　　1 DSP特性介紹

　　由于算法的復雜性及數(shù)據(jù)量的日益增大,單靠串行結構的處理器完成數(shù)據(jù)處理工作已經越來越不可行,因此出現(xiàn)了并行結構的CPU以完成這一新的任務?，F(xiàn)今最著名的兩種并行體系結構是超長指令字VLIW(Very Long Instruction Word)結構和超標量體系結構。由于超標量體系結構CPU硬件極其復雜,指令動態(tài)調度將導致時間的不確定性,所以DSP很少使用這種結構。而一般使用超長指令字(VLIW)結構,這種長指令通常包括多個彼此獨立的同步操作。

　　C6000系列DSP是TI公司生產的高檔DSP。這一系列DSP都是基于VelociTITM構架的VLIW DSP,它在每個周期可以執(zhí)行八條32bit的指令,具有高達200MHz的CPU,從而使得其運算能力達到1600MIPS(200MHz×8條指令=1600MIPS)。這些性能都確立了它在高端多媒體應用中的地位。

　　DSP的CPU結構如圖1所示,它具有兩個通道,每個通道具有4個功能單元(1個乘法器和3個算術邏輯單元),16個32位通用寄存器,每個通道的功能單元可以隨意訪問本通道的寄存器。CPU還有兩個交叉單元,通過它們,一個通道的功能單元可以訪問另一個通道的寄存器。另外CPU還具有256bit寬的數(shù)據(jù)和程序通道,可以使程序存儲器在每個時鐘周期提供8條并行執(zhí)行指令。這種CPU結構是DSP具有VLIW結構的最基本條件。此系列DSP的存儲空間映射為內部存儲器、內部外設及擴展存儲器。其中內部存儲器由64KB內部程序存儲器和數(shù)據(jù)存儲器構成,內部程序存儲器可以映射到CPU地址空間或者作為Cache操作。內部和外部數(shù)據(jù)存儲器均可通過CPU、DMA或HPI(HostPort Interface)方式訪問,HPI接口使上位機可以訪問DSP的存儲空間。