基于C6000系列DSP的MPEG-4編碼器實現(xiàn)

　　2 MPEG-4編碼卡的硬件設(shè)計

　　MPEG-4編碼卡包括幾部分:視頻采集、視頻的MPEG-4編碼、整個系統(tǒng)的CPLD控制、PC機與DSP的通信等模塊,其結(jié)構(gòu)框圖如圖2所示。

　　2.1 視頻采集

　　視頻采集部分主要完成模擬視頻到數(shù)字視頻的轉(zhuǎn)換,包括一片視頻采集芯片和一片小的CPLD。CPLD的作用是控制視頻采集芯片,將采得的數(shù)據(jù)從8位或16位轉(zhuǎn)化為32位,并且使數(shù)據(jù)按照Y、U、V分開的方式排列。這樣相當(dāng)于對采集到的數(shù)據(jù)進(jìn)行了一次預(yù)處理,以便于視頻編碼使用。另外,CPLD將32位寬的數(shù)據(jù)輸出給32位的FIFO。用32位的FIFO以及將視頻數(shù)據(jù)轉(zhuǎn)換為32位,可以使DSP讀取視頻數(shù)據(jù)時32位的數(shù)據(jù)總線沒有空閑,從而提高DSP讀取視頻數(shù)據(jù)的效率;這里使用FIFO是為了減少DSP讀取數(shù)據(jù)的時間、降低高速設(shè)備和低速設(shè)備的不匹配。每次FIFO半滿時,CPLD會給DSP發(fā)送中斷信號,并且在中斷處理程序中使用DMA方式讀取視頻數(shù)據(jù);如果不使用FIFO,DSP會頻繁中斷,從而花費大量時間在入棧、出棧以及寄存器的設(shè)置上。

　　2.2 視頻編碼

　　DSP讀入視頻數(shù)據(jù)后進(jìn)行先期處理,如將YUV格式轉(zhuǎn)為RGB格式等;然后進(jìn)行MPEG-4視頻編碼。在這一過程中,數(shù)據(jù)訪問通常要占用50%的時間,算術(shù)運算要占用30%的時間,控制要占用20%的時間。因為需要進(jìn)行運動估計和運動補償,在數(shù)據(jù)存儲器中通常保存一幀I(原始幀)幀圖像和至少一幀P(預(yù)測幀)幀圖像,這些圖像占用的空間都比較大,因此一般都放在外部存儲器SDRAM里。在編碼過程中還要存儲DCT系數(shù)、運動向量、量化矩陣、可變長編碼表、Z形編碼表等,由于占用較小的存儲空間而且會反復(fù)用到,因此把它們放在片內(nèi)存儲器中。