電源管理IC是DDR SDRAM存儲器的理想選擇

　　最后，應選擇足夠大的VREF電流(IREF)，使VREF電源具有足夠低的阻抗以提供良好的抗干擾性(小于5mA)。綜上所述，128MBDDR存儲器的主要靜態(tài)設計參數(shù)如下：

　　VDDQ=2。5V；

　　IDDQ=0。396A(平均值)或者3。11A(峰值)(提供電流)；

　　VTT=VDDQ/2=1。25V；

　　ITT=0。528A(平均值)，3。11A峰值(提供和吸收電流)；

　　VREF=VDDQ/2=1。25V；

　　IREF=5mA。

　　當然，除了向終端負載供電外，如果VDDQ還向其它負載供電，則必須相應增大其容量。

　　瞬態(tài)工作模式

　　DDR存儲器的官方文件JEDECJESD79andJESD8-9規(guī)定，VTT電壓必須等于VDDQ電壓的一半，且誤差必須小于±3%。這個誤差應該包括信號線轉換引起的總線上的負載瞬變。但若要估計VTT電源所需的電容大小，還缺少兩個必要參數(shù)。JEDEC規(guī)范沒有說明VTT跟隨VDDQ變化緊密程度(兩者的差別)，也沒有規(guī)定VTT的最大負載瞬態(tài)。

　　實際上，該規(guī)范希望使噪聲容限最大化，因此不強制VTT在所有時間都等于VDDQ的一半，兩者差別越大，系統(tǒng)就越魯棒。因此，產生VTT最好需要一個帶寬較寬的開關轉換器。

　　對于VTT負載瞬態(tài)，電流將從+3。11A階躍到－3。11A，從提供電流轉到吸收電流。這個具有40mV窗口的6。22A階躍需要一個有效串聯(lián)電阻(ESR)僅為7mΩ的輸出電容，但從兩個方面的實際考慮可以降低這個要求。

　　首先，實際的DDR存儲器并不真正需要3。11A的電流，測量表明典型電流在0。5~1A范圍內。其次，吸收電流和提供電流兩種狀態(tài)的轉變非?？?，以致轉換器檢測不到過渡過程。為了從最大正向電流轉到最大負向電流，要求總線從全1轉到全0，然后在至少等于轉換器翻轉間隔的一段時間內，保持該狀態(tài)不變。因為這個時間間隔為10μs數(shù)量級，總線的工作頻率為100MHz，所以需要在全0狀態(tài)保持1000個周期。這樣，事實上VTT輸出電容的ESR大約只需要40mΩ。

　　待機工作模式

　　DDR存儲器支持待機工作模式。在這種模式下，存儲器保持其內容而不再進行尋址訪問，可在處于待機狀態(tài)的筆記本電腦中看到這種工作模式。在待機模式下存儲器芯片沒有通訊活動，因此VTT電源可以關閉以節(jié)省電能。當然，VDDQ必須處于工作狀態(tài)以使存儲器保持其內容。

　　線性調節(jié)與開關調節(jié)

　　正如前面提到的，DDR系統(tǒng)的平均功率消耗為：PDDQ=990mW，PTT=660mW?？偣臑镻TOTDDR=990mW+660mW=1650mW。比較而言，一個同等容量的DRAM系統(tǒng)消耗功率為2040mW。

　　如果為VTT端接一個線性調壓器，根據(jù)VOUT/VIN=VTT/VDDQ=0。5，該PTT功率只有50%的使用效率，這樣額外的660mW功率就消耗在VTT調壓器上，從而使整個功率消耗上升到1650+660=2310mW。這個數(shù)值大于SDRAM存儲器消耗的相應功率，這使DDR存儲器的優(yōu)點不復存在，而只有低功耗的虛名而已。

　　至于PDDQ的推出，相對于傳統(tǒng)3。3V的電源，大多數(shù)電源優(yōu)勢來自于2。5V的VDDQ。但是在典型的PC環(huán)境中，電源提供3。3V電壓，而不是2。5V電壓，2。5V電壓需要由主板來提供。另外，除非采用一個有效的調壓機制來產生VDDQ，否則就會喪失低功耗的優(yōu)勢。因此開關調壓將成為處理DDR存儲器PDDQ和PTT功率的最佳選擇。

　　在采用DDR2的情況下，VDDQ從2。5V下降到1。8V，VTT從1。25V下降到0。9V，吸收/提供電流的能力為±13。4mA，因此DDR2存儲器所消耗的功率要比第一代DDR小很多。

　　例如，DDR2-533的功耗大約只有DDR400的一半。前面針對DDR所做的所有靜態(tài)和動態(tài)分析也適用于DDR2。DDR2的終端設計與圖1中所示的DDR的終端略微有些不同，它的終端電阻集成在存儲器片上，而非布置在主板上，另外還需要一個外部VTT終端電壓。由于DDR2的功耗很低，因此可以使用線性調壓器，特別是當簡潔和低成本比減小功耗更重要的應用中，更是如此。