新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 基于立體封裝技術(shù)的復(fù)合電子系統(tǒng)模塊應(yīng)用

基于立體封裝技術(shù)的復(fù)合電子系統(tǒng)模塊應(yīng)用

作者：占連樣 王烈洋 黃小虎 蔣曉華 李光 彭杰 時(shí)間：2014-08-26 來源：電子產(chǎn)品世界 收藏
編者按：　　摘要：本文在SIP立體封裝技術(shù)的基礎(chǔ)上，設(shè)計(jì)了基于DSP、FPGA的復(fù)合電子系統(tǒng)模塊。重點(diǎn)介紹了模塊的功能構(gòu)成及模塊接口應(yīng)用，為基于SIP小型化封裝的復(fù)合電子系統(tǒng)(功能可訂制)提供應(yīng)用基礎(chǔ)。 　　引言 　　隨著電子技術(shù)的發(fā)展對系統(tǒng)模塊小型化高可靠性提出了更高的要求。復(fù)合電子系統(tǒng)模塊是歐比特公司推出的一款SIP模塊，其將特定(可定制)的電子系統(tǒng)功能模塊采用立體封裝技術(shù)制作而成。本文介紹了基于DSP、FPGA的復(fù)合電子系統(tǒng)模塊OBT-MCES-01的功能構(gòu)成以及應(yīng)用方法。 　　1 SIP簡介 　　

　　● 32位浮點(diǎn)DSP
　　● 100萬門FPGA
　　● 4MB FLASH
　　● 1MB SRAM
　　● 16位高速DAC
　　● 12位高速ADC
　　● 14位高速ADC
　　● RS422收、發(fā)
　　● CAN
　　● 觸發(fā)器輸出

本文引用地址：http://butianyuan.cn/article/262228.htm

　　3.1 DSP

　　DSP采用高速32位浮點(diǎn)型FT-C6713，為整個(gè)系統(tǒng)的控制中心，負(fù)責(zé)程序控制和FPGA之間通訊。DSP和FPGA、FLASH、SRAM互聯(lián)，其中DSP存儲(chǔ)部分連接了一片2M*16Bit FLASH 及256K*32Bit SRAM ，用于系統(tǒng)程序ROM及數(shù)據(jù)高速緩存。FLASH、SRAM的控制信號(hào)由FPGA產(chǎn)生。DSP配置為16Bit ROM啟動(dòng)模式。

　　DSP的I2C、JTAG對外引出做引腳。其中JTAG信號(hào)用于對系統(tǒng)的仿真調(diào)試以及程序燒錄。兩路I2C都有引出，可擴(kuò)展外圍I2C器件。其應(yīng)用連接方式如下：

　　3.2 FPGA

　　FPGA采用100萬門的SMQ2V1000為整個(gè)系統(tǒng)模塊的處理中心，包括配置模塊、ADC、DAC、CAN、RS422等功能。FPGA負(fù)責(zé)系統(tǒng)外圍接口信號(hào)處理及和DSP完成數(shù)據(jù)通訊。FPGA引出至引腳的信號(hào)有JTAG信號(hào)、16I/O信號(hào)、16路74LVC164245信號(hào)、2路CD54HC14觸發(fā)門輸出。其中JTAG端口用于FPGA的調(diào)試以及程序下載，F(xiàn)PGA配置芯片為18V04。16路I/O用于后續(xù)功能的擴(kuò)展以及調(diào)試。16路74LVC164245D端口為+5V 電平信號(hào)，可將外部+5V電平信號(hào)轉(zhuǎn)換成+3.3V信號(hào)給FPGA處理。2路CD54HC14輸出直接至引腳輸出。

　　3.3 CAN

　　OBT-MCES-01包括2路CAN(使用SN65HVD232D接口芯片+3.3V供電)，分別引出引腳可接外部CAN信號(hào)輸入,注意模塊CAN信號(hào)之間并沒有并接匹配電阻，如需要需在CANH、CANL之間跨接120歐電阻。FPGA內(nèi)需嵌入CAN IP核完成CAN信號(hào)處理，DSP可對此IP核進(jìn)行CAN功能操作。

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉