芯片設(shè)計概述

    由于成本提高和產(chǎn)品周期縮短，芯片開發(fā)者正致力于芯片設(shè)計的一次性成功。在芯片的設(shè)計過程中，制造商正在使用一些方法幫助設(shè)計者理解和實(shí)現(xiàn)面向制造(DFM)的設(shè)計技術(shù)。他們具備芯片效果、工藝細(xì)節(jié)、制造成本方面的知識，能夠給設(shè)計者提供指導(dǎo)，幫助設(shè)計者提高產(chǎn)量并降低芯片成本。 
　　芯片設(shè)計一次性成功的重要性

　　隨著工藝技術(shù)的進(jìn)步，芯片的制造成本提高了。每一次工藝結(jié)點(diǎn)的換代升級會帶來更高密度和更高性能IC的產(chǎn)生，同時導(dǎo)致掩膜成本的增加。

　　延長光學(xué)平版印刷壽命需要使用光學(xué)模式校正、光學(xué)近似檢查(OPC)，以及深亞微米工藝的移相掩膜(PSM)裝置。這導(dǎo)致產(chǎn)生了針對180nm以下工藝(特別是對于定義最小特征尺寸的掩膜層)的非常復(fù)雜的光掩膜技術(shù)。隨著工藝結(jié)點(diǎn)變小，晶圓加工和EDA工具的成本、設(shè)計復(fù)雜IC所需的時間也隨之增加。

　　掩膜和設(shè)計成本的提高，使得對于復(fù)雜的芯片設(shè)計，其SoC的NRE費(fèi)用達(dá)到數(shù)百萬美元。逐步增加的NRE成本使得“盈虧平衡點(diǎn)”芯片量(芯片開發(fā)者能夠補(bǔ)償NRE支出的芯片量)達(dá)到更高的層次。這也給芯片制造商(同樣包括集成設(shè)備制造商)帶來了降低設(shè)計成本和減少設(shè)計重復(fù)的巨大  
壓力。由于消費(fèi)產(chǎn)品領(lǐng)域(比如數(shù)字照相機(jī)、MP3播放器和蜂窩電話)嚴(yán)峻的競爭形勢，縮短產(chǎn)品上市時間也迫使設(shè)計者努力保證芯片設(shè)計首次成功。這種成功對于很多產(chǎn)品的盡快上市是非常重要的，否則，可能意味著芯片制造商將失去該類產(chǎn)品的芯片市場份額。

　　致力于芯片設(shè)計一次性成功

　　說明芯片設(shè)計一次性成功的必要性是容易的，難的是怎樣達(dá)到這個目標(biāo)。有很多因素影響芯片設(shè)計一次性成功，包括設(shè)計工具、設(shè)計方法學(xué)、單元庫、硅IP或內(nèi)核、芯片的測試。你需要考慮所有這些因素，確定如何用最少設(shè)計時間和費(fèi)用獲得成功芯片設(shè)計的最佳方法。

　　在基于IP的設(shè)計中，獲得芯片設(shè)計一次性成功的關(guān)鍵因素是建立芯片制造商和IP提供商之間的全面合作，特別是當(dāng)芯片設(shè)計者接近關(guān)鍵的、面向生產(chǎn)的設(shè)計階段時。ARM代工計劃是一種創(chuàng)新的商業(yè)模式，它允許半導(dǎo)體設(shè)計公司獲得ARM處理器技術(shù)用于先進(jìn)的SoC解決方案的設(shè)計和制造。它也有利于半導(dǎo)體設(shè)計公司和芯片制造商的第三方合作伙伴，使他們加速基于ARM內(nèi)核設(shè)計的上市時間，也使得OEM廠商在不接觸制作設(shè)備的情況下，直接使用被認(rèn)可的ARM半導(dǎo)體工藝。

　　另一方面，越來越多的工程師在使用經(jīng)認(rèn)可的硅驗(yàn)證分類、經(jīng)產(chǎn)品證明的特定代工IP，這正是TSMC設(shè)計服務(wù)IP聯(lián)盟的支柱產(chǎn)品。TSMC的設(shè)計支持包含了由經(jīng)驗(yàn)豐富的IC設(shè)計中心組成的全球性網(wǎng)絡(luò)，保證了設(shè)計者能夠正確使用TSMC的IP產(chǎn)品。它由TSMC的驗(yàn)證程序支持，保證了用戶在拿到IP之前，期望的所有IP已經(jīng)在實(shí)際的硅片上被證明正確。在TSMC硅片上的內(nèi)核驗(yàn)證保證了用戶把最好的設(shè)計經(jīng)驗(yàn)、最容易的設(shè)計復(fù)用和最快速的IP整合到全部設(shè)計中。特定市場的、硅片驗(yàn)證的IP包括來自于領(lǐng)先的IP庫和SIP提供商的處理器內(nèi)核、DSP引擎、專用I/O和混合信號功能，它們適用于計算機(jī)、消費(fèi)電子和通信領(lǐng)域。

　　TSMC在現(xiàn)行的產(chǎn)品中為用戶提供5種ARM內(nèi)核，這5種內(nèi)核包括ARM7TDMI內(nèi)核、ARM926EJ內(nèi)核、ARM922T內(nèi)核、ARM946E內(nèi)核和ARM 1022E內(nèi)核。這種廣泛的選擇給用戶提供了一個通過ARM代工計劃直接升級ARM內(nèi)核到最新微處理器技術(shù)的途徑。

　　設(shè)計工具

　　一套好的EDA工具對芯片設(shè)計是非常重要的。從頂層來看，這些工具包含了芯片開發(fā)的三個領(lǐng)域：前端設(shè)計、后端設(shè)計和設(shè)計驗(yàn)證。

　　前端設(shè)計工具將完成從芯片邏輯部分的概念化設(shè)計到芯片邏輯門級表示的工作，其中概念化設(shè)計由下列任務(wù)組成，系統(tǒng)級設(shè)計和分析、寄存器傳輸級(RTL)設(shè)計和分析、邏輯綜合和優(yōu)化。前端設(shè)計可能也包含一些平面布局的設(shè)計，它對芯片的物理實(shí)現(xiàn)之前的設(shè)計驗(yàn)證有所幫助。

　　后端設(shè)計描述了如何使設(shè)計結(jié)構(gòu)在芯片上物理實(shí)現(xiàn)，關(guān)鍵是芯片的硅內(nèi)核和庫單元的布局和布線。在物理設(shè)計期間，布局和布線工具比影響芯片時序的互連寄生效應(yīng)的前端工具有更加精確的功能。這種能力使得布局布線工具在完成設(shè)計優(yōu)化的同時，也能定義芯片的物理布局。布局布線工具能夠幫助設(shè)計者應(yīng)付各種設(shè)計約束，比如速度、功耗、硅片面積。后端設(shè)計必須使用能夠精確反映硅片特性的器件和連線模型，這就需要與正在對那種特定芯片進(jìn)行工藝處理的制造商保持密切的聯(lián)系。再次強(qiáng)調(diào)，在這個領(lǐng)域，EDA設(shè)計者和硅片制造商之間的合作努力是非常重要的。

　　在芯片設(shè)計期間，涉及到設(shè)計驗(yàn)證的工作是最耗費(fèi)時間的，驗(yàn)證將保證芯片滿足功能、時序、功率和其他指標(biāo)的要求。驗(yàn)證占用了整個設(shè)計時間的大約70%，因?yàn)樗仨氃谒械脑O(shè)計層面上進(jìn)行，包括系統(tǒng)級、RTL級、邏輯門級和物理級，后面的驗(yàn)證還會涉及到選擇器件和互連寄生效應(yīng)的問題。

    設(shè)計方法學(xué) 


　　即使使用最好的工具，工程師也需要采用適當(dāng)?shù)脑O(shè)計方法，以便減少設(shè)計時間，提高芯片設(shè)計一次性成功的機(jī)會。近年來，設(shè)計團(tuán)體已經(jīng)把注意力放在時序收斂問題方面。也就是說，從前端設(shè)計期間獲得的評估時序性能的物理數(shù)據(jù)庫中提取一些設(shè)計，然后集中在芯片的時序性能上，時序收斂非常重要。另外一些其他設(shè)計參數(shù)對于大多數(shù)設(shè)計也很關(guān)鍵，特別是功率、信號完整性(SI)和可靠性。設(shè)計者的最終目標(biāo)是設(shè)計收斂，從而使芯片能夠滿足所有的設(shè)計約束。

　　好的設(shè)計方法學(xué)在整個設(shè)計過程中利用了分析和驗(yàn)證準(zhǔn)則，從初始的系統(tǒng)級評估開始，隨著設(shè)計進(jìn)程從前端階段到物理設(shè)計階段變得日益精確。代工設(shè)計策略在幫助設(shè)計者滿足芯片設(shè)計指標(biāo)方面是非常有用的。

　　在90nm工藝，由于器件泄漏的靜態(tài)功率(待機(jī)功率)和芯片的動態(tài)功率相當(dāng)，TSMC提供了一個參考設(shè)計流程規(guī)范，從而將泄漏減到最小。這個規(guī)范的工作原理是在初始的前端設(shè)計流程階段，特別是邏輯綜合和優(yōu)化階段，使設(shè)計者在整個芯片上都使用高性能的晶體管，從而可以使用可得到的最快單元庫進(jìn)行目標(biāo)處理，讓設(shè)計者對芯片的時序和面積進(jìn)行優(yōu)化。在后端設(shè)計的布局布線之后進(jìn)行寄生參數(shù)提取和時序分析，設(shè)計者能夠確定時序路徑。

　　這些路徑顯示出設(shè)計者可以用高VT值晶體管代替低VT值器件的位置。高VT值晶體管有著較低的開關(guān)速度，但也具有較少的電流泄漏和較低的靜態(tài)功率擴(kuò)散。用高VT值晶體管代替低VT值晶體管不會影響芯片的布局。通過不斷的替換和靜態(tài)時序分析，有助于設(shè)計者滿足時序規(guī)范，但功率會下降很多。例如，待機(jī)功率下降5倍或更多，動態(tài)功率下降2倍或更多都是很有可能的。

　　TSMC也有針對信號完整性(SI)和可靠性標(biāo)準(zhǔn)的設(shè)計規(guī)范，涉及的領(lǐng)域包括：

交調(diào)干擾的預(yù)防、分析和修補(bǔ) 
電源和信號線的電遷移 
退耦電容器
　　使用退耦電容器與在印刷電路板上使用電容器是類似的，目的是減少電源線上的電流波動和動態(tài)IR的下降(功率下降)?？梢愿鶕?jù)功耗在芯片有空間的區(qū)域放置電容，同樣，還可以放置時鐘緩沖器和快速輸出緩沖器。

　　設(shè)計庫

　　芯片設(shè)計一次性成功的另一個關(guān)鍵點(diǎn)是對包含在芯片內(nèi)部的單元和內(nèi)核的準(zhǔn)確建模。單元庫必須在幾個設(shè)計層面上都  
有好的、可用的模型，包括RTL級、邏輯門級和物理級。成功的建模以庫提供商(通常是第三方)和芯片制造商之間的緊密合作為基礎(chǔ)。另外，設(shè)計者應(yīng)當(dāng)有豐富的庫函數(shù)和單元類型(低功率、高速度和高密度)可供選擇。為使功率達(dá)到最低限度，TSMC的合作伙伴提供了多種VT值的庫單元，允許設(shè)計者使用制造商提供的參考設(shè)計流程，同時對時序和功率進(jìn)行優(yōu)化。這些庫已經(jīng)由TSMC在一流的設(shè)計流程工具上驗(yàn)證正確，包括Synopsys、Cadence和Magma 。

　　對于大多數(shù)流行的單元庫和靜態(tài)RAM，基于ISO9000標(biāo)準(zhǔn)的TSMC9000是硅片制造業(yè)中最嚴(yán)格的驗(yàn)證標(biāo)準(zhǔn)。TSMC9000描述了一個庫封裝中包含的大量細(xì)節(jié)，包括EDA視圖、工藝角、測試芯片標(biāo)準(zhǔn)、測試協(xié)議、產(chǎn)品標(biāo)準(zhǔn)和其他一些重要的設(shè)計和驗(yàn)證信息。這個標(biāo)準(zhǔn)在多個層面上的驗(yàn)證有助于用戶提高硅片設(shè)計成功的信心。

　　硅片

　　盡管設(shè)計重用的關(guān)鍵是通過嵌入式內(nèi)核完成的，但在制造商向用戶提供可用的硅IP方面，仍然面臨缺少硅IP標(biāo)準(zhǔn)的問題。TSMC認(rèn)為所有硅IP的目標(biāo)工藝都應(yīng)當(dāng)在實(shí)際硅片上被驗(yàn)證正確。TSMC為芯片制造商支持的所有內(nèi)核提供了一個驗(yàn)證狀態(tài)報告。同時，在幫助減少設(shè)計時間方面，能否得到計算機(jī)、消費(fèi)電子和通信應(yīng)用等特定市場的硅IP是非常重要的。硅片被驗(yàn)證的IP功能包括處理器內(nèi)核、DSP引擎、專用I/O和混合信號功能，它們來自幾個領(lǐng)先的IP庫和SIP提供商。