高效FPGA乘法器在無線基站中的使用

作者：時間：2008-06-18 來源：慧聰網(wǎng)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對面交流
  海量資料庫查詢

　　上變頻/下變頻概述

本文引用地址：http://butianyuan.cn/article/84431.htm

　　如圖2中上半部分描述的那樣，DDC由以下器件組成：一個基于數(shù)控振蕩器(NCO)的I/Q分離器，它通過兩個混頻器將來自射頻部分的輸入信號用正弦和余弦波進行調(diào)制；一個抽取部分，可以由3級FIR抽取濾波器或后接級聯(lián)積分梳狀(CIC)濾波器的FIR抽取濾波器進行配置。

圖2：DDC/DUC結(jié)構(gòu)。

　　圖2中的DUC由以下器件組成：3級FIR內(nèi)插濾波器或后面接FIR內(nèi)插濾波器的CIC濾波器；一個基于NCO和兩個混頻器的I/Q混頻器，其在I、Q輸出信號到達射頻部分前對它們進行解調(diào)。請記住，抽取用于采樣刪除以達到較低的采樣率，而內(nèi)插用于增加外推樣本以提高采樣率。

　　變頻器的通用實現(xiàn)指南

　　DDC/DUC系統(tǒng)是一個需要大量乘法器的系統(tǒng)。抽取和內(nèi)插濾波器通常由乘法器和加法器陣列實現(xiàn)，而混頻功能就是一個乘法器。利用面積優(yōu)化方法實現(xiàn)NCO要基于使用復(fù)數(shù)乘法器的相移。

　　克服需要大量乘法器的系統(tǒng)所帶來的挑戰(zhàn)首先是要分解和級聯(lián)濾波器：

　　1. 一個抽取/內(nèi)插系數(shù)為N的大型FIR抽取濾波器或FIR內(nèi)插濾波器可以分解成兩個或三個抽取/內(nèi)插系數(shù)分別為N1、N2和N3的較小、較簡單的級聯(lián)濾波器。抽取/內(nèi)插系數(shù)滿足以下等式：

　　E8: N＝N1*N2*N3

　　2. 將FIR抽取濾波器或FIR內(nèi)插濾波器分解成兩個或三個獨立濾波器可以減少實現(xiàn)整個濾波器所需的抽頭總數(shù)。抽取或內(nèi)插系數(shù)為N的單個濾波器需要大量的抽頭(乘法器)才能滿足基本的濾波器衰減和噪聲特性要求。將濾波器分解成兩個或三個更小和更簡單的濾波器可以減少整個濾波系統(tǒng)的抽頭數(shù)量。另外，第二和第三級聯(lián)濾波器的較低采樣率可以實現(xiàn)時間復(fù)用，從而進一步縮小實現(xiàn)的尺寸。

　　當濾波器階數(shù)確定好后，還可以采取多種措施減少實際濾波器中的乘法器數(shù)量。下面將對此進行介紹。

表1：可減少WiMax系統(tǒng)設(shè)計中乘法器數(shù)量的四種技術(shù)。

　　三種專用于變頻器的乘法器節(jié)省技術(shù)

　　1. 對稱抽取和內(nèi)插濾波器

　　系數(shù)對稱的DDC抽取濾波器和DUC內(nèi)插濾波器可以用來獲得最多50%的乘法器節(jié)省效果。在對稱條件下，n個抽頭的FIR濾波器系數(shù)h(0)、h(1)、…、h(n)滿足h(k)＝h(n－k){0≤k≤n}.

　　由于h(k)＝h(n－k)、h(k)與兩個相關(guān)樣本之和的乘積可以一次完成，因此所需乘法器的數(shù)量可以最多減少2倍(對于偶數(shù)個系數(shù))。在FPGA中，可以利用低成本的逐位進位邏輯實現(xiàn)使用相同系數(shù)的兩個數(shù)據(jù)樣本的加法。

　　2. 通過分布式運算功能并利用EBR存儲器塊實現(xiàn)FIR濾波器

　　對乘法器密集應(yīng)用(如DDC或DUC)來說，FPGA資源的高效使用特別重要。將存儲器和LUT結(jié)構(gòu)資源用作乘法器可以顯著提升實現(xiàn)效率。EBR和這種結(jié)構(gòu)的分布式存儲器可以用作使用分布式存儲器技術(shù)的FIR濾波器乘法器。分布式存儲器技術(shù)也被稱為軟乘法技術(shù)，使用這種技術(shù)通?？梢允?a class="contentlabel" href="http://butianyuan.cn/news/listbylabel/label/FPGA">FPGA器件中的乘法器數(shù)量增加2到5倍。

　　從圖3可以看出如何使用EBR實現(xiàn)使用分布式算術(shù)技術(shù)的FIR濾波器。樣本被串行移位進EBR地址總線。在EBR內(nèi)部有一個預(yù)計算的結(jié)果乘法表以及帶合適系數(shù)的各個輸入樣本比特(地址比特)總和。累加器將累加n個(n是樣本比特分辨率)中間結(jié)果，并在n個時鐘周期后提供完整的FIR濾波結(jié)果。

圖3：將塊存儲器用作FIR乘法器。

　　3. CIC濾波器使用加法器而不是乘法器

　　用CIC乘法器代替某些內(nèi)插/抽取FIR濾波器鏈部分是另一種減少實現(xiàn)所需乘法器數(shù)量的方法。CIC乘法器沒??/下變頻通常要求數(shù)百階的大范圍速率變化。高速率變化內(nèi)插或抽取濾波器在硬件方面非常昂貴。CIC濾波器也被稱為Hogenauer濾波器，可以用作低成本的高因數(shù)抽取或內(nèi)插濾波器。它們可以用來在數(shù)字系統(tǒng)中取得任意的和很大的速率變化，并能夠僅使用加法器和減法器高效實現(xiàn)。因為FPGA有很快的進位鏈用于實現(xiàn)加法器，因此CIC濾波器非常適合FPGA實現(xiàn)。積分器和梳狀濾波器的結(jié)構(gòu)與特性請參見表2。

表2：梳狀濾波器和積分器的結(jié)構(gòu)與特性。

　　利用IP核實現(xiàn)變頻器和OFDM

　　用Lattice的FPGA實現(xiàn)DDC或DUC變頻器相當簡單，因為FPGA提供了作為IP內(nèi)核使用的重要組成器件。將CIC濾波器用作數(shù)據(jù)速率轉(zhuǎn)換中內(nèi)插器的應(yīng)用如圖4所示，它給出了用作數(shù)字無線應(yīng)用中的變頻器的CIC內(nèi)插器的使用。