atpg 文章進(jìn)入atpg技術(shù)社區(qū)

低功耗制造性測(cè)試的設(shè)計(jì)-第二部分

假設(shè)設(shè)計(jì)的某個(gè)時(shí)鐘驅(qū)動(dòng)了大量觸發(fā)器，以至它們的峰值開(kāi)關(guān)動(dòng)作超過(guò)設(shè)計(jì)的總體功率預(yù)算。我們不希望測(cè)試邏輯去改變?nèi)魏螘r(shí)鐘，相反我們將設(shè)計(jì)分割成N個(gè)模塊，各模塊具有自己的掃描啟動(dòng)引腳，并且包含自己的掃描壓縮邏輯和掃描鏈。(如圖2所示)模塊的數(shù)量和組成需要仔細(xì)選取，以便任何單個(gè)模塊(包括具有大部分觸發(fā)器的模塊)的觸發(fā)器開(kāi)關(guān)速率不超過(guò)總功率預(yù)算。從這方面講，可以認(rèn)為分割將功率預(yù)算硬連(hardwire)進(jìn)了設(shè)計(jì)。
關(guān)鍵字： ATPG 數(shù)字電路設(shè)計(jì) SoC DFT

低功耗制造測(cè)試的設(shè)計(jì)-第一部分

完全的數(shù)字電路測(cè)試方法通常能將動(dòng)態(tài)功耗提高到遠(yuǎn)超出其規(guī)范定義的范圍。如果功耗足夠大，將導(dǎo)致晶圓檢測(cè)或預(yù)老化(pre-burn-in)封裝測(cè)試失效，而這需要花大量的時(shí)間和精力去調(diào)試。當(dāng)在角落條件(corner conditions)下測(cè)試超大規(guī)模SoC時(shí)這個(gè)問(wèn)題尤其突出，甚至?xí)股a(chǎn)線上出現(xiàn)不必要的良率損失，并最終減少制造商的毛利。避免測(cè)試功耗問(wèn)題的最佳途徑是在可測(cè)試性設(shè)計(jì)(DFT)過(guò)程中結(jié)合可感測(cè)功率的測(cè)試技術(shù)。本文將首先介紹動(dòng)態(tài)功耗與測(cè)試之間的關(guān)系，以說(shuō)明為何功率管理現(xiàn)在比以往任何時(shí)候都迫切；然后介紹兩
關(guān)鍵字： ATPG DFT 數(shù)字電路測(cè)試

混合掃描測(cè)試解決方案的優(yōu)勢(shì)

掃描測(cè)試是測(cè)試集成電路的標(biāo)準(zhǔn)方法。絕大部分集成電路生產(chǎn)測(cè)試是基于利用掃描邏輯的 ATPG(自動(dòng)測(cè)試向量生成)。掃描 ATPG 是一項(xiàng)成熟的技術(shù)，特點(diǎn)是結(jié)果的可預(yù)測(cè)性高并且效果不錯(cuò)。它還能實(shí)現(xiàn)精確的缺陷診斷，有助于
關(guān)鍵字：掃描測(cè)試 IC測(cè)試 ATPG

微捷碼向LogicVision提供ATPG技術(shù)授權(quán)

美國(guó)加州圣荷塞，芯片設(shè)計(jì)解決方案供應(yīng)商微捷碼（Magma®）設(shè)計(jì)自動(dòng)化有限公司日前宣布，公司已向領(lǐng)先的半導(dǎo)體內(nèi)置自測(cè)（BIST）和診斷解決方案提供商LogicVision公司提供了自動(dòng)測(cè)試向量生成（ATPG）技術(shù)的授權(quán)。通過(guò)這項(xiàng)協(xié)議，LogicVision公司將能夠更快拓展產(chǎn)品組合，為客戶(hù)提供更全面的可測(cè)性設(shè)計(jì)（DFT）功能以改善測(cè)試質(zhì)量、縮短納米IC設(shè)計(jì)周期并降低納米IC成本。此外，兩家公司還簽署了一份單獨(dú)協(xié)議
關(guān)鍵字：微捷碼 BIST ATPG DFT IC

微捷碼發(fā)表有片上掃描鏈壓縮功能的Talus ATPG與Talus ATPGX

　　捷碼(Magma)設(shè)計(jì)自動(dòng)化公司發(fā)表有片上掃描鏈壓縮功能的Talus ATPG與Talus ATPGX。這些先進(jìn)的自動(dòng)測(cè)試向量生成(ATPG) 產(chǎn)品使設(shè)計(jì)師能明顯改進(jìn)測(cè)試質(zhì)量, 減少周轉(zhuǎn)時(shí)間并且降低納米級(jí)芯片的成本。藉由整合Talus ATPG 和Talus ATPGX進(jìn) 入Talus 物理設(shè)計(jì)環(huán)境, 微捷碼提供唯一真正實(shí)現(xiàn)物理相關(guān)DFT(Physically Aware DFT™)的IC 實(shí)現(xiàn)流程。　　今天芯片設(shè)計(jì)的復(fù)雜度和更小的尺寸使測(cè)試制作的IC更加復(fù)雜。新的失效機(jī)制不斷涌現(xiàn)。
關(guān)鍵字：消費(fèi)電子捷碼 ATPG ATPGX 消費(fèi)電子

微捷碼發(fā)表有片上掃描鏈壓縮功能的Talus ATPG與Talus ATPGX

微捷碼(Magma)設(shè)計(jì)自動(dòng)化公司發(fā)表有片上掃描鏈壓縮功能的Talus ATPG與Talus ATPGX。這些先進(jìn)的自動(dòng)測(cè)試向量生成(ATPG) 產(chǎn)品使設(shè)計(jì)師能明顯改進(jìn)測(cè)試質(zhì)量, 減少周轉(zhuǎn)時(shí)間并且降低納米級(jí)芯片的成本。藉由整合Talus ATPG 和Talus ATPGX進(jìn) 入Talus 物理設(shè)計(jì)環(huán)境, 微捷碼提供唯一真正實(shí)現(xiàn)物理相關(guān)DFT（Physically Aware DFT）的IC 實(shí)現(xiàn)流程。 &n
關(guān)鍵字：消費(fèi)電子微捷碼 Talus ATPG DFT MCU和嵌入式微處理器

共6條 1/1 1

atpg介紹

自動(dòng)測(cè)試圖樣產(chǎn)生(Automatic test pattern generation, ATPG) 系統(tǒng)是一種工具，產(chǎn)生資料給制造出來(lái)后的數(shù)字電路作測(cè)試使用。測(cè)試超大型集成電路，要達(dá)到非常高的錯(cuò)誤涵蓋率（en:Fault coverage）是非常困難的工作，因?yàn)樗膹?fù)雜度很高。針對(duì)組合邏輯（Combinatorial logic）和循序邏輯（Sequential logic）的電路測(cè)試，必須 [ 查看詳細(xì) ]

atpg 文章 進(jìn)入atpg技術(shù)社區(qū)

低功耗制造性測(cè)試的設(shè)計(jì)-第二部分

低功耗制造測(cè)試的設(shè)計(jì)-第一部分

混合掃描測(cè)試解決方案的優(yōu)勢(shì)

微捷碼向LogicVision提供ATPG技術(shù)授權(quán)

微捷碼發(fā)表有片上掃描鏈壓縮功能的Talus ATPG與Talus ATPGX

微捷碼發(fā)表有片上掃描鏈壓縮功能的Talus ATPG與Talus ATPGX

atpg介紹

熱門(mén)主題

atpg 文章進(jìn)入atpg技術(shù)社區(qū)