首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> fifo

從一張示波器截圖談FIFO

  • 概要：SPI外設(shè)具有協(xié)議通用性強(qiáng)，高速串行通訊，操作簡(jiǎn)便等優(yōu)點(diǎn)。本文講述了在使用SPI外設(shè)驅(qū)動(dòng)LCD屏?xí)r，由于FIFO功能遇到的“異步”發(fā)送數(shù)據(jù)，導(dǎo)致LCD屏驅(qū)動(dòng)異常，從而屏幕顯示失敗的問題。借助示波器觀察引腳信號(hào)，分析信號(hào)時(shí)序等方法的解決過程，并最終實(shí)現(xiàn)SPI外設(shè)驅(qū)動(dòng)LCD屏。本人的一個(gè)項(xiàng)目，項(xiàng)目使用NXP公司的LPC11U68微處理器作為主控芯片，其設(shè)計(jì)功能之一是驅(qū)動(dòng)TFT LCD屏。TFT LCD屏為SPI接口，于是使用LPC11U68芯片的SSP0外設(shè)接口來驅(qū)動(dòng)。很簡(jiǎn)單的三兩行字，卻讓我在調(diào)試的時(shí)
  • 關(guān)鍵字： NXP  FIFO  

高速異步FIFO的設(shè)計(jì)與實(shí)現(xiàn)

  • 高速異步FIFO的設(shè)計(jì)與實(shí)現(xiàn),引言　　現(xiàn)代集成電路芯片中，隨著設(shè)計(jì)規(guī)模的不斷擴(kuò)大．一個(gè)系統(tǒng)中往往含有數(shù)個(gè)時(shí)鐘。多時(shí)鐘帶來的一個(gè)問題就是，如何設(shè)計(jì)異步時(shí)鐘之間的接口電路。異步FIFO(First In First Out)是解決這個(gè)問題的一種簡(jiǎn)便、快捷的解
  • 關(guān)鍵字： FIFO  高速異步  

FIFO芯片IDT72V3680的功能特點(diǎn)及應(yīng)用

  • FIFO芯片IDT72V3680的功能特點(diǎn)及應(yīng)用,1 FIFO概述 　　FIFO芯片是一種具有存儲(chǔ)功能的高速邏輯芯片，可在高速數(shù)字系統(tǒng)中用作數(shù)據(jù)緩存。FIFO通常利用雙口RAM和讀寫地址產(chǎn)生模塊來實(shí)現(xiàn)其功能。FIFO的接口信號(hào)包括異步寫時(shí)鐘（wr-clk）和讀時(shí)鐘（rd-clk）、與
  • 關(guān)鍵字： V3680  FIFO  3680  72V  

多隊(duì)列FIFO——支持網(wǎng)絡(luò)QoS的重要芯片

  • 多隊(duì)列FIFO——支持網(wǎng)絡(luò)QoS的重要芯片- 摘要：在IP網(wǎng)絡(luò)中支持QoS是近年來研究的熱點(diǎn)，而IDT公司推出的新型存儲(chǔ)器件——多隊(duì)列FIFO能夠支持QoS的應(yīng)用。因其具有單器件下支持可配置的多個(gè)隊(duì)列，并具有可
  • 關(guān)鍵字： 多隊(duì)列  FIFO  QoS  

FPGA可測(cè)性設(shè)計(jì)的“大數(shù)據(jù)”原理

  • FPGA可測(cè)性設(shè)計(jì)的“大數(shù)據(jù)”原理-當(dāng)下，最火的學(xué)問莫過于“大數(shù)據(jù)”，大數(shù)據(jù)的核心思想就是通過科學(xué)統(tǒng)計(jì)，實(shí)現(xiàn)對(duì)于社會(huì)、企業(yè)、個(gè)人的看似無規(guī)律可循的行為進(jìn)行更深入和直觀的了解。FPGA的可測(cè)性也可以對(duì)FPGA內(nèi)部“小數(shù)據(jù)”的統(tǒng)計(jì)查詢，來實(shí)現(xiàn)對(duì)FPGA內(nèi)部BUG的探查。
  • 關(guān)鍵字： 大數(shù)據(jù)  FPGA  FIFO  

FIFO 同步、異步以及Verilog代碼實(shí)現(xiàn)

  • FIFO 同步、異步以及Verilog代碼實(shí)現(xiàn)-FIFO 很重要，之前參加的各類電子公司的邏輯設(shè)計(jì)的筆試幾乎都會(huì)考到。
  • 關(guān)鍵字： FIFO  同步  異步  

深入理解FIFO（包含有FIFO深度的解釋）

  • 　　FIFO：　　一、先入先出隊(duì)列(First Input First Output，F(xiàn)IFO)這是一種傳統(tǒng)的按序執(zhí)行方法，先進(jìn)入的指令先完成并引退，跟著才執(zhí)行第二條指令?！　?.什么是FIFO?　　FIFO是英文First In First Out 的縮寫，是一種先進(jìn)先出的數(shù)據(jù)緩存器，他與普通存儲(chǔ)器的區(qū)別是沒有外部讀寫地址線，這樣使用起來非常簡(jiǎn)單，但缺點(diǎn)就是只能順序?qū)懭霐?shù)據(jù)，順序的讀出數(shù)據(jù)，其數(shù)據(jù)地址由內(nèi)部讀寫指針自動(dòng)加1完成，不能像
  • 關(guān)鍵字： FIFO    

異步FIFO的VHDL設(shè)計(jì)

  • 本文給出了一個(gè)利用格雷碼對(duì)地址編碼的羿步FIFO的實(shí)現(xiàn)方法，并給出了VHDL程序，以解決異步讀寫時(shí)鐘引起的問題。
  • 關(guān)鍵字： 異步  FIFO  VHDL  設(shè)計(jì)  

基于CPLD的PLC背板總線協(xié)議接口芯片的設(shè)計(jì)方案

  • 設(shè)計(jì)了一組基于CPLD的PLC背板總線協(xié)議接口芯片，協(xié)議芯片可以區(qū)分PLC的背板總線的周期性數(shù)據(jù)和非周期性數(shù)據(jù)。詳細(xì)介紹了通過Verilog HDL語言設(shè)計(jì)狀態(tài)機(jī)、協(xié)議幀控制器、FIFO控制器的過程，
  • 關(guān)鍵字： PLC  FIFO  CPLD  總線協(xié)議  

基于信元的FIFO設(shè)計(jì)在FPGA上的實(shí)現(xiàn)

  • 設(shè)計(jì)工程師通常在FPGA上實(shí)現(xiàn)FIFO(先進(jìn)先出寄存器)的時(shí)候，都會(huì)使用由芯片提供商所提供的FIFO。本文提供了一種基于信元的FIFO設(shè)計(jì)方法以供設(shè)計(jì)者在適當(dāng)?shù)臅r(shí)候選用。這種方法也適合于不定長(zhǎng)包的處理。
  • 關(guān)鍵字： FIFO  信元  FPGA  

高效FIFO串口雙機(jī)通信在ARM7上的實(shí)現(xiàn)

  • 詳細(xì)介紹了高效FIFO串口通信的基本原理和實(shí)現(xiàn)方法，并在兩臺(tái)基于ARM7TDMI微處理器的目標(biāo)機(jī)上，用FIFO串口通信模式實(shí)現(xiàn)了兩機(jī)之間的高效通信。整個(gè)工程分寄存器配置模塊、串口接收模塊、串口發(fā)送模塊和容錯(cuò)模塊。
  • 關(guān)鍵字： 異步串口  FIFO  ARM  

一種使用USB對(duì)ADSP_TS101S進(jìn)行鏈路口加載的方案

  • 在DSP系統(tǒng)上運(yùn)行的程序，系統(tǒng)上電復(fù)位后需要加載程序到DSP的程序存儲(chǔ)器內(nèi)。這是使用外部加載模式時(shí)的系統(tǒng)開發(fā)不可缺少的環(huán)節(jié)。針對(duì)實(shí)際需求，提出了一種使用USB對(duì)ADSP_TS101S進(jìn)行鏈路口加載的方案，并介紹了設(shè)計(jì)思想和實(shí)現(xiàn)過程。實(shí)際應(yīng)用的試驗(yàn)證明，提出的加載方案有效且簡(jiǎn)單易行。
  • 關(guān)鍵字： FIFO  程序固化  FPGA  

基于DSP-dMAX的嵌入式FIFO數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)

  • TI公司的DSP芯片C6727B，由于其片內(nèi)集成dMAX模塊，使得實(shí)現(xiàn)嵌入式FIFO成為可能。其實(shí)現(xiàn)嵌入式FIFO的本質(zhì)就是將DSP的片內(nèi)一段RAM空間設(shè)置成FIFO空間，F(xiàn)IFO和外部設(shè)備的數(shù)據(jù)交換由EMIF接口完成。該FIFO的數(shù)據(jù)讀寫不需要DSP的CPU參與，從而提高整個(gè)系統(tǒng)性能，實(shí)現(xiàn)數(shù)據(jù)交換和數(shù)據(jù)處理的同時(shí)進(jìn)行。本文以dMAX和EMIF接口的數(shù)據(jù)傳輸為例，介紹嵌入式FIFO的設(shè)計(jì)、配置及其使用。
  • 關(guān)鍵字： FIFO  EMIF接口  數(shù)據(jù)傳輸系統(tǒng)  

基于FPGA的嵌入式多核物聯(lián)網(wǎng)數(shù)據(jù)中心控制器設(shè)計(jì)

  • 我們采用數(shù)據(jù)融合與智能技術(shù)，對(duì)數(shù)據(jù)進(jìn)行預(yù)處理，加以控制地進(jìn)行數(shù)據(jù)的遠(yuǎn)程傳輸，采用高性能多核處理器，進(jìn)行批量數(shù)據(jù)的分析和網(wǎng)絡(luò)狀況的終端顯示。
  • 關(guān)鍵字： FIFO  FPGA  

基于FPGA的雙通道汽車渦輪增壓葉片溫度采集卡研制

  • 摘要：一種應(yīng)用于汽車渦輪增壓器葉片溫度檢測(cè)的雙通道數(shù)據(jù)采集卡，該卡由峰值檢測(cè)、串行A/D構(gòu)成模擬電路和由FPGA構(gòu)成整個(gè)數(shù)字電路而組成。重點(diǎn)設(shè)計(jì)了FPGA內(nèi)部串并轉(zhuǎn)換電路和FIFO，經(jīng)仿真和實(shí)驗(yàn)驗(yàn)證，串并轉(zhuǎn)換和FIFO的
  • 關(guān)鍵字： FPGA  串并轉(zhuǎn)換  FIFO  仿真  
共124條 1/9 1 2 3 4 5 6 7 8 9 » ›|

fifo介紹

采用FIFO方式時(shí)，信息被以所收到的次序進(jìn)行傳輸。 表示信息存儲(chǔ)的一種數(shù)據(jù)結(jié)構(gòu)，含義是先進(jìn)入的對(duì)象先取出。隊(duì)列（Queue ）就是基于這種性質(zhì)實(shí)現(xiàn)的。 FIFO( First In First Out)簡(jiǎn)單說就是指先進(jìn)先出。由于微電子技術(shù)的飛速發(fā)展，新一代FIFO芯片容量越來越大，體積越來越小，價(jià)格越來越便宜。作為一種新型大規(guī)模集成電路，F(xiàn)IFO芯片以其靈活、方便、高效的特性，逐漸在高速數(shù)據(jù)采 [ 查看詳細(xì) ]
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473