首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> asic-to-fpga

H.264/AVC中CAVLC編碼器的硬件設計與實現(xiàn)

  • 設計了一種H.264標準的CAVLC編碼器，對原有軟件流程進行部分改進，提出了并行處理各編碼子模塊的算法結構。
  • 關鍵字： 變長編碼  非零系數(shù)級編碼  FPGA  

FPGA與DSP協(xié)同處理系統(tǒng)設計之：典型實例-整數(shù)DCT變換的設計與實現(xiàn)

  • 本節(jié)旨在設計實現(xiàn)了視頻壓縮標準H.264算法中的整數(shù)DCT變換部分，幫助讀者了解并行流水設計技巧在算法優(yōu)化中的作用。
  • 關鍵字： DSP  協(xié)同處理  FPGA  整數(shù)DCT變換  H.264  

FPGA/CPLD狀態(tài)機穩(wěn)定性研究

  • 在FPGA/CPLD設計中,狀態(tài)機是最典型、應用最廣泛的時序電路模塊,如何設計一個穩(wěn)定可靠的狀態(tài)機是我們必須面對的問題.
  • 關鍵字： 時序電路  狀態(tài)機  FPGA  

FPGA與DSP協(xié)同處理系統(tǒng)設計之：典型實例-FPGA片上硬件乘法器的使用

  • 在FPGA+DSP系統(tǒng)設計系統(tǒng)中，F(xiàn)PGA經常作為DSP的協(xié)處理器來輔助完成一些計算任務。而這些計算工作中最消耗時間的就是乘法運算，因此本實例的主要內容就是幫助讀者學會調用硬件乘法IP核。
  • 關鍵字： DSP  協(xié)同處理  FPGA  硬件乘法器  

FPGA與DSP協(xié)同處理系統(tǒng)設計之：FPGA+DSP協(xié)同平臺的調試技巧和注意事項

  • 作為雙芯片的協(xié)同系統(tǒng)，調試的開始階段需要對每個芯片進行單獨測試。這種情況下就需要避免另外一個芯片對調試產生影響，比較好的辦法就是讓它停止工作。
  • 關鍵字： DSP  協(xié)同處理  FPGA  內部邏輯分析儀  隔離調試  

基于FPGA的帶Cache的嵌入式CPU的設計與實現(xiàn)

  • MIPS(Microprocessor without Interlocked Pipeline STages)是一種典型的RISC(Reduced InstructiON Set Computer)微處理器,在嵌入式系統(tǒng)領域中得到廣泛的應用。MIPS32TM指令集開放，指令格式規(guī)整，易于流水線設計，大量使用寄存器操作。與CISC(Complex Instruction Set Computer)微處理器相比，RISC具有設計更簡單、設計周期更短等優(yōu)點，并可以應用更多先進的技術，開發(fā)更快的下一代處理器。
  • 關鍵字： 流水線CPU  時序設計  FPGA  

FPGA與DSP協(xié)同處理系統(tǒng)設計之： FPGA與DSP的通信接口設計

  • 以上的接口中，比較常用的接口是EMIF和HPI。其中總線接口需要協(xié)議支持，開發(fā)難度較大，串行接口開發(fā)簡單，但是速率較慢。VPORT等特殊接口一般是在特定的場合下應用，不具備通用性，而且需要修改DSP驅動，開發(fā)周期較長。
  • 關鍵字： DSP  協(xié)同處理  FPGA  通信接口  EMIF  HPI  BlockRAM  

數(shù)字變頻的FPGA實現(xiàn)

  • 本文介紹了數(shù)字下變頻的組成結構，并通過一個具體的實例，給出了FPGA實現(xiàn)的具體過程。
  • 關鍵字： 數(shù)字變頻  VHDL  FPGA  

FPGA與DSP協(xié)同處理系統(tǒng)設計之： 基于FPGA+DSP協(xié)同處理平臺的優(yōu)勢和適用領域

  • FPGA的一個重要的應用領域就是數(shù)字信號處理，隨著FPGA密度和速度的提高，現(xiàn)在FPGA已經可以勝任一些原來只有專用芯片或者多DSP才能完成的計算任務。
  • 關鍵字： DSP  協(xié)同處理  FPGA  

時延估計算法的FPGA實現(xiàn)

  • 時延估計是雷達、聲納等領域經常遇到的一個問題，提出了利用相關計算法實現(xiàn)時延估計，并通過互譜插值提高估計精度。結合FPGA器件特性，運用VHDL語言編程，實現(xiàn)了整個相關算法。利用QuartusⅡ和Mat
  • 關鍵字： 時延估計  估計精度  FPGA  內插  

利用FPGA實現(xiàn)外設通信接口之： 典型實例-VGA接口的設計與實現(xiàn)

  • 本節(jié)旨在設計實現(xiàn)了FPGA與VGA顯示器的接口，幫助讀者進一步了解VGA接口的時序和設計方法。
  • 關鍵字： VGA接口  ModelSim  FPGA  

利用FPGA實現(xiàn)外設通信接口之： 典型實例-字符LCD接口的設計與實現(xiàn)

  • 本節(jié)旨在設計實現(xiàn)FPGA與字符LCD的接口，幫助讀者進一步了解字符液晶的工作原理和設計方法。
  • 關鍵字： 字符LCD接口  char_ram模塊  FPGA  ModelSim  

基于FPGA的數(shù)據(jù)并轉串SPI發(fā)送模塊的設計

  • SPI 接口應用十分廣泛，在很多情況下，人們會用軟件模擬的方法來產生SPI 時序或是采用帶SPI 功能模塊的MCU。但隨著可編程邏輯技術的發(fā)展，人們往往需要自己設計簡單的SPI 發(fā)送模塊。本文介紹一種基于FPGA 的將并行數(shù)據(jù)以SPI 串行方式自動發(fā)送出去的方法。
  • 關鍵字： SPI  VHDL  FPGA  

利用FPGA夾層卡實現(xiàn)I/O設計靈活性

  • 面對似乎層出不窮的新 I/O 標準，目前嵌入式系統(tǒng)設計人員繼續(xù)依靠 FPGA 來部署系統(tǒng)日益重要的外部 I/O 接口.
  • 關鍵字： IO標準  可配置  FPGA  

利用FPGA實現(xiàn)外設通信接口之： 典型實例-USB 2.0接口的設計與實現(xiàn)

  • 本節(jié)旨在設計實現(xiàn)了FPGA通過FX2 USB 2.0接口芯片與PC機進行高速數(shù)據(jù)通信，分為讀數(shù)據(jù)、寫數(shù)據(jù)和讀寫數(shù)據(jù)3部分內容。幫助讀者進一步了解USB接口芯片的工作原理和設計方法。
  • 關鍵字： USB2.0  FX2  FPGA  高速數(shù)據(jù)傳輸  
共6769條 77/452 |‹ « 75 76 77 78 79 80 81 82 83 84 » ›|

asic-to-fpga介紹

您好，目前還沒有人創(chuàng)建詞條asic-to-fpga!
歡迎您創(chuàng)建該詞條，闡述對asic-to-fpga的理解，并與今后在此搜索asic-to-fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

ASIC-to-FPGA    樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473